Fach- & Kooperations-Workshop "Verifikation"

Fach- & Kooperations-Workshop "Verifikation"
Termin
Dienstag, 16. Oktober 2007
9:00h bis ca. 17:00h
Tagungsort
Werkhof Hannover Nordstadt
Seminarraum 1
Schaufelder Str. 11
30167 Hannover

Der Werkhof liegt fünf Gehminuten vom edacentrum entfernt.
Ziele und Themen

Die Projekte HERKULES, URANOS, VeronA und VISION sowie das Clusterforschungsprojekt FEST laden dieses Jahr zu einem Kooperationsworkshop rund um das Thema „Verifikation“ ein.
Wie bereits in den vorherigen Workshops werden auch dieses Mal die sich aus den Vorträgen ergebenden Fragestellungen und Diskussionen im Vordergrund stehen. Das Ziel des Workshops ist der Austausch von Gedanken, Sichtweisen, Lösungsansätzen, Erfahrungen... zum Thema Verifikation. Um dieses Ziel zu unterstützen, wird der Workshop in einer Kombination aus Arbeitsgruppen und Vorträgen durchgeführt.

Beteiligte Projekte:
Agenda

Die Zugangsdaten zum Zugriff auf die Folienätze erhalten Sie auf Anfrage von Cordula Hansen.
Visuelles Protokoll (0,4 MB, .pdf)
Alle Präsentationen & Protokoll (ca. 4.82 MB, .zip)

09.00-11.00h Block I: Verifikation analoger Schaltungen
Ablauf: Arbeitsgruppen + Vortrag
Vorträge max. 15 min		    
  Verifikation analoger Blöcke - Herausforderungen und Lösungswege Achim Graupner
  Formale Methoden zur Verifikation analoger Schaltungen Sebastian Steinhorst
  Verifikation analoger Schaltungen mittels affiner Arithmetik Darius Grabowski
  Verifikation von analogen Schaltungsblöcken mittels Pareto-Optimierung Helmut Gräb

11.00-11.20h Kaffeepause    

11.20-12.30h Block II: Assertionbasierte Verifikation & Debugging-Ansätze
Ablauf: Vortrag + Diskussion
Vorträge max. 15 min		    
  Assertions und Eigenschaften auf Systemebene Hans Eveking
  Assertion basierte Verifikation auf verschiedenen Abstraktionsebenen Stefan Lämmermann
  Debugging in der Constraint-gesteuerten Zufallssimulation Daniel Große

12.30-14.00h Mittagspause + Warm-up    

14.00-15.45h Block III: Kommunikation & Nullfehler-Designs
Ablauf: Arbeitsgruppen + Vortrag
Vorträge max. 15 min		    
  Die Notwendighkeit formaler Methoden für Kommunikations SoCs Hans Sahm
  Formale Verifikation software-implementierter Protokolle Wolfgang Kunz  
  Formale Verifikation parametrisierter Schaltungsbeschreibungen Klaus Winkelmann
  Verifikation im produktiven Chip-Entwurf Holger Busch

15.45-16.15h Kaffeepause    

16.15-17.00h Block IV: Verifikation für LIN
Ablauf: Vortrag + Diskussion
Vorträge max. 15 min		    
  Formale Verifikation des LIN-Hardware-IP Bausteins: Herausforderungen und Methodik Slava Bulach
  Erfahrungen bei der Verifikation eines Kontroller-gesteuerten LIN-Knoten Mario Hahn

17.00-17.15h Feedback + Abschluss    
Einreichung der Präsentationen
Rückmeldungen zu Ihrer Einreichung der Präsentationen erhalten Sie im Laufe von KW39. Bitte reichen Sie entsprechend der Rückmeldung Ihre Präsentationsfolien bis zum 09.10.2007 für die Erstellung der Workshopunterlagen bei Frau Hansen (siehe Anmeldung) ein.
Anmeldung
Es sind nur noch wenige Workshop-Plätze frei. Bitte melden Sie sich bei Frau Dr. Hansen an. Die Anmeldungen werden in der Reihenfolge ihres Eintreffens berücksichtigt.
Teilnahmegebühr
Die Teilnahmegebühr beträgt 50,00 € (zzgl. 19% MwSt.) und beinhaltet
  • Tagungsraum
  • Workshopunterlagen
  • Kaffeepause und Tagungsgetränke
  • Mittagessen
Die Teilnahmegebühr kann vorab per Rechnung (bitte bei der Anmeldung darauf hinweisen) oder vor Ort in bar beglichen werden.
Kontakte
Lokale Organisation:
Frau Maren Sperber
edacentrum
fon: +49 511 762-19699
info@edacentrum.de