MAYA: Neue Methoden für den massiv-parallel Test im Hochvolumen, Yield Learning und beste Testqualität

Druckversion Per E-Mail senden PDF-Version
MAYA Logo

Bis zum Jahr 2008 wird sich die Größe digitaler Schaltungen von 10 auf etwa 100 Millionen Gatter verzehnfachen, was zu einer Erhöhung der Anzahl benötigter Testvektoren um einen Faktor 4 führen wird. Die Kosten zum Testen solcher ICs und ihre enormen Datenmengen werden sich dabei mindestens um einen Faktor 3, die Testzeit um einen Faktor 10 erhöhen. Selbst ohne Berücksichtigung steigender Pinzahlen werden somit die Testkosten pro IC um einen Faktor 120 explodieren. Das Projekt MAYA will diesen Herausforderungen mit neuesten Techniken zur massiv parallelen Datenerfassung auf dem Chip in Kombination mit innovativen Lösungen für den Multi-Site Test und die schnelle Datenübertragung off-Chip begegnen. Durch deren Einsatz soll sowohl im schnellen Technologieanlauf als auch im Produktionstest die dringend gebotene Durchsatzsteigerung beim Hochvolumentest mit der geforderten Qualität erzielt werden.

Projektkoordination:

Infineon Technologies AG
Dr. Frank Pöhl
fon:

Projektmanagement:

Mentor, a Siemens business
Jürgen Schlöffel
fon: +49 40 79012 808
juergen_schloeffelatmentor [dot] com

Projektpartner:

Forschungspartner:

Förderkennzeichen:

BMBF F&E 01M3172

Laufzeit:

01.06.2006 - 31.05.2009

Webseite:

Projekt-Informationen

Schlussbericht
NL 03 2008 (PB)
NL 04 2007 (PKB)
NL 04 2006 (PKB)
NL 04 2006 (PN)

Verwendete Abkürzungen

AbkürzungBedeutung
PBProjektbericht
PKBProjektkurzbericht
PNProjektnachricht
PSBProjektschlussbericht