5th Design for 3D Silicon Integration (D43D) in Grenoble (24.-26.6.2013)

D43D Conference:  3D-IC  integration is expected to bring an order of magnitude saving thanks to better integration and packaging technologies. D43D is a full conference dedicated to Design technologies for 3D-IC, it will take place in Grenoble/France 26-28 June 2013.

Fourth IEEE International Workshop on Testing Three-Dimensional Stacked Integrated Circuits 3D-TEST

3D-Test
in conjunction with ITC / Test Week 2013

Imec and Atrenta develop exploration flows for 3D ICs

Atrenta and imec's 3D integration IIAP (industrial affiliation program) have jointly developed an advanced planning and partitioning design flow for heterogeneous 3D stacked ICs. A flow allowing robust, accurate partitioning and prototyping early in the design process is critical to make cost-effective 3D systems and to get them to market fast.

Test Issues for 3D Chips (DAC Blog, 7.4.2011)

Ein interessanter Beitrag zum Thema "3D Chips" auf der diesjährigen Design Automation Conference: 

DAC Blog

Silicon Saxony greift NEEDS Pressemeldung auf

Published: Fri, 2011/03/25
Found at:   Silicon Saxony Newsletter (http://www.silicon-saxony.de/de/Meldung/BMBF_foerdert_Projekt_zur_Erforschung_dr...)
Contact Person: Treytnar, Dieter

BMBF fördert Projekt zur Erforschung dreidimensionaler Chips | 18.03.2011

Erfolgreiches NEEDS KickOff hat am 4.3.2011 in München stattgefunden

Knapp 30 Teilnehmer kamen am 4.3.2011 bei Infineon in Neubiberg zusammen, um sich über die Planungen des Projektes NEEDS zu informieren. Lebhafte Diskussionen zeigten schon zu Beginn der Proejktlaufzeit, welche Relevanz das zu bearbeitende Thema für die Industrie besitzt.

Das KickOff war ein erfolgreicher Auftakt für ein hoffentlich erfolgreiches Projekt.

image[field_image][0][left]

EDA-Clusterforschungsprojekt NEEDS geht an den Start

Published: Wed, 2011/03/02
Contact Person: Haase, Jürgen

BMBF fördert Projekt zur Erforschung dreidimensionaler Chips

Hannover 2. März – Das Clusterforschungsprojekt NEEDS (Nanoelektronik-Entwurf für 3D-Systeme) ist vor kurzem an den Start gegangen und wird vom Bundesministerium für Bildung und Forschung (BMBF) in den kommenden drei Jahren im Rahmen der IKT2020-Initiative der Bundesregierung gefördert. Das Verbundprojekt hat sich das Ziel gesetzt, eine Entwurfsgrundlage für eine neue Klasse von gestapelter komplexer Elektronik (3D-Elektroniksysteme) zu legen und Forschungsergebnisse für die industriellen Anforderungen zu erproben.

Projektflyer steht zum Download bereit

Eine Übersicht über das Projekt NEEDS liefert der Projektflyer, den Sie sich herunterladen können.

NEEDS Projekt zum 1.12.2010 gestartet

Projektpartner sind Fraunhofer Institut für Integrierte Schaltungen (EAS), OFFIS - Institut für Informatik (OF), Leibniz Universität Hannover (IMS), Universität Siegen (USI), Universität Erlangen-Nürnberg (LZS) und Technische Universität München (LIS).  

Syndicate content