edaWorkshop12 - Programm

Druckversion Per E-Mail senden PDF-Version

Auf dieser Webseite finden Sie das Programm des edaWorkshop12, welches Sie für jede Session einzeln ausklappen können. Dort finden Sie den Zeitplan, die Vortragstitel sowie die Vortragenden. Wenn darüber hinaus noch Informationen wie eine Kurzfassung, ein Lebenslauf oder (für alle Teilnehmer) die Folien verfügbar sind, wird ein entsprechender Link unter dem Vortragstitel angezeigt.

Sie können das Programm auch als PDF-Datei herunterladen (1.20 MB).

Dienstag, 8. Mai 2012

09:30 - 10:30
Session 1
Moderator: Erich Barke (edacentrum)

09:30Begrüßung & Einleitung
Erich Barke (edacentrum)
09:35SANITAS sorgt mit transaktions-basierten Systemmodellen für zuverlässige Produkte der Zukunft
Wolfgang Ecker (Infineon, TU München, D)
10:05Digital gesteuerte formale Analog-Verifikation asynchroner rückgekoppelter Schaltungsstrukturen
Gürkan Uygur (U Erlangen-Nuernberg)
Sebastian Michael Sattler (U Erlangen-Nuernberg)

10:30 - 11:00
Kaffee- und Teepause

11:00 - 14:00
Session 2
Moderator: Ulf Schlichtmann (TU München, D)

11:00Eingeladener Vortrag:
Eingeladener Vortrag: „3D Design Space asks for a new Product Development Process“

Jochen Reisinger (Infineon)
Kurzfassung und Curriculum Vitae
11:45SmartCoDe: Design of a Microelectronic Platform for Smart Appliances Or: How EDA Reduces Carbon Dioxide Emissions
Christoph Grimm (TU Wien)
12:15NANO-TEC – Building Bridges Between Beyond CMOS Technologies and Design
Isabelle Ferain (Tyndall)

12:45 - 14:00
Mittagspause

14:00 - 17:15
Session 3
Moderator: Jürgen Haase (edacentrum, D)

14:00Robustheitsvalidierung digitaler Schaltungen und Systeme mittels effizienter Alterungsanalyse
Martin Barke (TU Muenchen)
Dominik Lorenz (TU Muenchen)
Ulf Schlichtmann (TU München, D)
14:25Design Methodology for a Self-healing Signal Processing Unit on the Example of an FIR Filter
Malte Metzdorf (OFFIS)
Wolfgang Nebel (OFFIS)
Domenik Helms (OFFIS, D)
Reef Eilers (OFFIS)
14:50Panel:
Innovationsquellen für die Industrie-forschung: ROBUST-Ergebnisse jetzt verfügbar

Jürgen Haase (edacentrum, D)
Martin Barke (TU Muenchen)
Oliver Bringmann (FZI)
Lars Hedrich (U Frankfurt, D)
Domenik Helms (OFFIS, D)
Markus Olbrich (U Hannover, D)
Martin Radetzki (U Stuttgart)
15:20Innovationsquellen für die Industrie-forschung: Junge Spitzenforscher
Jürgen Haase (edacentrum, D)
15:25Vorstellung Posterausstellung
Ralf Popp (edacentrum, D)

15:50 - 16:20
Kaffee- und Teepause

15:50 - 17:15
Posterausstellung

In der Posteraustellung haben Sie die Gelegenheit, sich die als Poster akzeptierten Beiträge erläutern zu lassen. Darüber hinaus können Sie sich ausgiebig über die technischen Entwicklungen aller aktuellen IKT 2020-Projekte die mit mehreren Posterbeiträgen über den Projektfortschritt und die erzielten Zwischenergebnisse informieren.

Überzeugen Sie sich in der Ausstellung von der Qualität der Arbeiten der verschiedenen Forschungsprojekte und Einrichtungen!

Beiträge die vom Programmkomitee als Poster akzeptiert wurden:

11:00Posterausstellung:
Compilation of Methodologies to Speed up the Verification Process at System Level

Stephan Radke (Fraunhofer-IIS/EAS)
Marcio Oliveira (U Paderborn)
Simon Hufnagel (Bosch)
Helmut Brazdrum (Tieto)
Hoang Minh Le (U Bremen)
Erhard Fehlauer (Fraunhofer)
()
Ralph Görgen (OFFIS)
11:00Posterausstellung:
Functional Analysis of Circuits Under Timing Variations

Mehdi Dehbashi (U Bremen)
Görschwin Fey (U Bremen)
Kaushik Roy (U Purdue)
A Raghunathan (U Purdue)
11:00Posterausstellung:
Klassifizierung von Testdaten mittels PCA-Verfahren am Beispiel analoger Schaltungen

Andreas Schaller (U Erlangen-Nuernberg)
Sebastian Michael Sattler (U Erlangen-Nuernberg)
11:00Posterausstellung:
MiDes – Mikrosystemtechnik Design Flow für KMU

Kai Hahn (U Siegen)
Lars Hedrich (U Frankfurt, D)
Felix Salfelder (U Frankfurt)
Helmut Kremer (micro-part)
Friedemann Völklein (HS Rhein-Main)
W. Korb (arteos)
11:00Posterausstellung:
Systematic Fault Simulation of a Deflection Routing Based NoC

Weiyun Lu (U Stuttgart)
Martin Radetzki (U Stuttgart)
11:00Posterausstellung:
Testen von gestapelten Dies – eine Betrachtung der Kosten

Michael G. Wahl (U Siegen)
Rainer Brück (U Siegen)

17:15 - 23:00
Abendveranstaltung

17:15Rathausführung und Turmauffahrt
19:00Empfang im Gartensaal, Neues Rathaus (Gartensaal), Trammplatz 2, 30159 Hannover
19:30Social Event:
Verleihung der "EDA-Medaille 2012"

Weitere Informationen
19:45Abendessen:
Abendessen
23:00Ende erster Tag

Mittwoch, 9. Mai 2012

09:00 - 13:30
Session 4
Moderator: Wolfgang Rosenstiel (edacentrum, D)

09:00Eingeladener Vortrag:
Eingeladener Vortrag: „Über die Notwendigkeit neuer Modellierungskonzepte komplexer eingebetteter Systeme“

Wolfgang Nebel (U Oldenburg)
Kurzfassung und Curriculum Vitae
Veröffentlichung (Zugriff nur für Veranstaltungsteilnehmer)
09:453D-Integration needs NEEDS:Entwurfsverfahren für gestapelte Systeme
Kai Hylla (OFFIS)
10:15Automatisierter Flow zur spannungs-abhängigen Abstandsprüfung
Peter DeBoer (Infineon)
Hartmut Marquardt (Mentor, D)
Andreas Herrmann (Infineon)
10:40Social Event:
Verleihung des "EDA-Achievement Award 2012"

Weitere Informationen

11:00 - 11:30
Kaffee- und Teepause

11:00 - 12:15
Posterausstellung

In der Posteraustellung haben Sie die Gelegenheit, sich die als Poster akzeptierten Beiträge erläutern zu lassen. Darüber hinaus können Sie sich ausgiebig über die technischen Entwicklungen aller aktuellen IKT 2020-Projekte die mit mehreren Posterbeiträgen über den Projektfortschritt und die erzielten Zwischenergebnisse informieren.

Überzeugen Sie sich in der Ausstellung von der Qualität der Arbeiten der verschiedenen Forschungsprojekte und Einrichtungen!

Beiträge die vom Programmkomitee als Poster akzeptiert wurden:

11:00Posterausstellung:
Testen von gestapelten Dies – eine Betrachtung der Kosten

Michael G. Wahl (U Siegen)
Rainer Brück (U Siegen)
11:00Posterausstellung:
Klassifizierung von Testdaten mittels PCA-Verfahren am Beispiel analoger Schaltungen

Andreas Schaller (U Erlangen-Nuernberg)
Sebastian Michael Sattler (U Erlangen-Nuernberg)
11:00Posterausstellung:
Functional Analysis of Circuits Under Timing Variations

Mehdi Dehbashi (U Bremen)
Görschwin Fey (U Bremen)
Kaushik Roy (U Purdue)
A Raghunathan (U Purdue)
11:00Posterausstellung:
Systematic Fault Simulation of a Deflection Routing Based NoC

Weiyun Lu (U Stuttgart)
Martin Radetzki (U Stuttgart)
11:00Posterausstellung:
Compilation of Methodologies to Speed up the Verification Process at System Level

Stephan Radke (Fraunhofer-IIS/EAS)
Marcio Oliveira (U Paderborn)
Simon Hufnagel (Bosch)
Helmut Brazdrum (Tieto)
Hoang Minh Le (U Bremen)
Erhard Fehlauer (Fraunhofer)
()
Ralph Görgen (OFFIS)
11:00Posterausstellung:
MiDes – Mikrosystemtechnik Design Flow für KMU

Kai Hahn (U Siegen)
Lars Hedrich (U Frankfurt, D)
Felix Salfelder (U Frankfurt)
Helmut Kremer (micro-part)
Friedemann Völklein (HS Rhein-Main)
W. Korb (arteos)

12:15 - 13:30
Mittagessen

13:30 - 15:35
Session 5
Moderator: Ralf Pferdmenges (Infineon, D)

13:30RELY – RELIABILITY of SoCs for Safety Critical Applications
Erol Koser (TU Muenchen)
Nasim Pour Aryan (TU Muenchen)
M. Wirnshofer (TU Muenchen)
Walter Stechele (TU München)
Doris Schmitt-Landsiedel (TU Muenchen)
13:55EDA für Innovation im Mittelstand – Im Spannungsfeld zwischen System-komplexität und Toolvielfalt
Peter Schneider (Fraunhofer-IIS/EAS)
Veröffentlichung (Zugriff nur für Veranstaltungsteilnehmer)
14:25Panel:
Cool Silicon Initiative: Anwendungen für die Mikroelektronik

Manfred W. Dietrich (FhG IIS/EAS, D)
15:25Schlusswort
Wolfgang Rosenstiel (edacentrum, D)
15:35Ende edaWorkshop12