



SpeAC: Spezifikation und Algorithmus/Architektur-Codesign für hochkomplexe Anwendungen der Automobil- und Kommunikationstechnik

www.edacentrum.de/projekte/

Zusammensetzung
des Projektkonsortiums

Partner:

Cadence Design Systems GmbH <<
Infineon Technologies AG <<
FZI Forschungszentrum Informatik <<
Melexis GmbH <<
Robert Bosch GmbH <<
sci-worx GmbH <<
Synopsys GmbH <<

Unterauftragnehmer:

IMMS GmbH <<
OFFIS <<
Universität Tübingen <<

Förderkennzeichen:

01 M 3063

Laufzeit des Vorhabens:

01.07.2003 – 30.06.2005

Die allgegenwärtige Steigerung der Sicherheit und des Komforts durch Einsatz von intelligenten Assistenten (z.B. Fahrzeugsicherheits-, Fahrerassistenz- und Navigationssystemen) ist einer der treibenden Innovatoren in den deutschen Schlüsselindustrien Automobil- und Kommunikationstechnik. Derartige intelligente mikroelektronische Anwendungen sind durch eine hohe Komplexität und eine starke Heterogenität der enthaltenen Teilkomponenten gekennzeichnet. Weiterhin zwingen hohe Mobilitätsanforderungen verbunden mit einer steigenden Systemfunktionalität zu einer stetigen Miniaturisierung hin zu nanoelektronischen Systemen und der gleichzeitigen Minimierung der Verlustleistung. Dies führt somit zu einer Integration kompletter Systeme auf einem einzigen Chip (sog. Systems-on-Chip, kurz SoCs). Dabei entwickelt sich die zurückbleibende Produktivität des Entwurfsprozesses zunehmend zum hemmenden Faktor, der sich durch stetig verkürzende Markteinführungs- und Produktlebenszeiten weiter verstärkt.

Der skizzierte Trend zu SoCs mit hoher Funktionalität erfordert neue Spezifikations- und Entwurfsmethoden, die sich nicht auf den Entwurf von Einzelkomponenten beschränken, sondern den Entwurf von heterogen beschriebenen Gesamtsystemen unter Berücksichtigung globaler Zusammenhänge unterstützen. Dabei ist zu beachten, dass der Entwurf derart komplexer mikroelektronischer Systeme im Rahmen der immer kürzer werdenden Entwicklungszeiten zukünftig nur noch dann kosteneffizient durchgeführt werden kann, wenn nur ein sehr geringer Teil der Hard- und Software-Komponenten neu entworfen werden muss und der weitestgrößte Teil auf Basis einer vorgegebenen Plattform wieder verwendet wird (90/10-Regel). Ferner hat sich in den letzten Dekaden immer wieder bestätigt, dass durch die Erhöhung der Abstraktionsebene, auf der die kreative Entwurfsarbeit durchgeführt wird, sowie unter Ausnutzung eines durchgehenden Entwurfsablaufes stets die größte Steigerung der Entwurfsproduktivität erzielt werden konnte. Diese Vorgehensweise wird idealerweise durch den im SpeAC-Projekt adressierten plattformbasierten Entwurfsablauf unterstützt.

Der plattformbasierte Entwurf unterscheidet sich vom bisherigen Entwurfsvorgehen grundsätzlich: Eine bestimmte Funktionalität wird nicht mehr Top-Down in eine entsprechende Implementierung umgesetzt, sondern bei der Realisierung einer bestimmten Funktion ist die weitgehende Verwendung einer vorgegebenen Plattform mit zu berücksichtigen. Die Plattform, auf der

eine entsprechende Funktionalität zu implementieren ist, richtet sich maßgeblich nach dem betreffenden Anwendungsgebiet. In den letzten Jahren haben sich insbesondere charakteristische applikations- und firmenspezifische Plattformen in der Automobil- und Kommunikationselektronik herausgebildet, die z.B. durch die einzusetzenden Mikrocontroller und Bussysteme aber auch durch technologische Randbedingungen definiert sein können. Im plattformbasierten Entwurf werden die Funktion und die Plattform repräsentierende Architektur eines Systems parallel spezifiziert und anschließend Funktionsblöcke auf Architekturkomponenten abgebildet. Während des Entwurfsprozesses wird geprüft, inwieweit die vorgegebene Plattform zur Implementierung der gewünschten Funktionalität geeignet ist. Dabei geht es insbesondere darum, die Plattform hinsichtlich ihrer Eignung zu bewerten und in einem iterativen Prozess die Plattform so zu verändern, dass die gewünschte Funktion sich entsprechend der zeitlichen Eigenschaften, aber auch in Bezug auf Leistungsverbrauch und Realisierungskosten auf der Plattform realisieren lässt.

Nach der Architektur-Bewertung erfolgt die eigentliche Abbildung der Funktionsblöcke auf eine gegebene Zielplattform unter Anwendung domänenspezifischer Hardware/Software-Abbildungstechniken mit anschließender Verifikation der für die Hard- und Software-Implementierung ins Auge gefassten Bestandteile. Im Rahmen der Software-Implementierung müssen entsprechende Treiber entwickelt sowie eine Integration der Software auf die durch die Plattform zur Verfügung stehenden Laufzeitumgebung bzw. Echtzeitbetriebssysteme vorgenommen werden. Ebenfalls ist die entsprechende Anwendungssoftware zu entwickeln. Hierbei sollte die Anwendersoftware bereits in frühen Entwurfsphasen auf einem virtuellen Prototyp simuliert und analysiert werden können. In den Bereich der Hardware-Implementierung fallen vor allen Dingen der Entwurf der Speicherhierarchie, der damit verbundenen Bussysteme und die Integration der Prozessor-Cores und Peripherie-Bausteine, die im Wesentlichen auch Bestandteil der verwendeten Plattform sind. Um die zusätzlich erforderliche Hardware-Funktionalität zu implementieren, die durch die vorgegebene Standard-Plattform nicht zur Verfügung gestellt wird, müssen zusätzliche ASICs bzw. anwendungsspezifische Co-Prozessoren entworfen werden. Der zugrunde liegende plattformbasierter Entwurfsablauf wird in Abbildung 1.2 anhand des charakteristischen Y-Modells dargestellt.

Das Ekompas-Projekt SpeAC ist in das gleichnamige europäische Verbundprojekt SpeAC eingebettet, das im Rahmen der EUREKA-Initiative MEDEA+ unter der Kennzahl A508 durchgeführt wird.

Ausländische Projektpartner:

Bull S.A., Frankreich <<
Italtel S.p.A., Italien <<
Netmodule AG, Schweiz <<
Politecnico di Milano, Italien <<
ETH Zürich, Schweiz <<
STMicroelectronics, Italien <<
Thales Communications S.A.,
Frankreich <<
TNI-Valiosys, Frankreich <<
UJF/TIMA, Frankreich <<



Abbildung 1.2

Projektziele

Die im SpeAC-Projekt adressierten Applikationsdomänen Automobil- und Kommunikationstechnik besitzen spezifische Charakteristika. Dazu gehören hohe Anforderungen an Qualität und Produktsicherheit sowie sinkende Markteinführungszeiten bei gleichzeitig steigender Funktionalität verbunden mit einem kleinen Marktfenster. Daraus resultiert der Bedarf an einem hochproduktiven Entwurfsablauf, der die Wirtschaftlichkeit und Effizienz beim Entwurf neuer Produkte unter frühzeitiger Sicherstellung der Leistungsfähigkeit und Qualität eines Entwurfs unterstützt. Das SpeAC-Projekt hat sich daher zum Ziel gesetzt, durch Erforschung einer durchgängigen spezifikationsbasierten Systementwurfsmethodik, den Entwurf komplexer SoCs hinsichtlich einer hohen Produktivität und Flexibilität auf Basis des bislang in Deutschland geförderten SPEAK-Projekts zu optimieren. Hierzu wird der in SPEAK eingeführte und auf vordefinierten Plattformen agierende Hardware/Software-Codesign-Ansatz zu einer plattformbasierten Algorithmus/Architektur-Codesign-Methodik für heterogene Systeme abstrahiert. Die Aufhebung dieser Beschränkung führt nicht nur zu einer weiteren Produktivitätssteigerung durch Erhöhung der Abstraktion, sondern auch zu einer wesentlichen Erhöhung der Anwendungsbreite des zu entwickelnden Entwurfsflusses. So erlaubt eine abstraktere, nicht auf Hardware und Software beschränkte Algorithmus/Architektur-Codesign-Methodik die direkte Unterstützung heterogen spezifizierter Funktionalitäten und Plattformen im Entwurf komplexer SoCs. Damit ergibt sich eine hohe Anwendbarkeit des Entwurfsablaufs in den deutschen Schlüsselindustrien Automobil- und Kommunikationselektronik. Mit diesem Ansatz können insbesondere Fehler in frühen Entwurfsphasen gefunden und eliminiert werden, um eine zwei- bis dreifache Steigerung der Produktivität pro Jahr zu erreichen (Halbierung der Entwicklungszeit bei gleichzeitiger Verdopplung der Komplexität alle 18 bis 24 Monate). Die Umsetzung dieses ehrgeizigen Ziels erfolgte durch ein Konsortium aus Halbleiterherstellern der Automobil- und Kommunikationselektronik, etablierten EDA-Firmen, mittelständischen Systemhäusern sowie anerkannten Forschungseinrichtungen.

Erzielte Ergebnisse

Die Verwertung der erzielten Ergebnisse konnte aufgrund der hohen Anwendungsorientierung bereits bei mehreren Partnern begonnen werden. So wurde der im Projekt von allen Partnern definierte SpeAC-System-Level-Design-Flow bereits in Teilen in den Infineon Design-Flow („SysWay“) übernommen, bei Bosch sollen ebenfalls validierte SpeAC-Systemspezifikationsmethoden in einem Zeitraum von zwei Jahren in den firmeninternen Design-Flow einfließen.

Ferner wurden diverse prototypische Werkzeuge entwickelt sowie Automotive- und Telekommunikations-Anforderungen in den Werkzeugentwicklungsprozess von Cadence/CoWare und Synopsys transferiert. Im Bereich der Werkzeugentwicklung wurde von Cadence eine Verbindung zwischen SystemC und AMS-Designer entwickelt, um eine Ankopplung des AMS-Design-Flows an den Systementwurf bereitzustellen und damit analoge Störeinflüsse bereits auf Systemebene berücksichtigen zu können. Ferner wurden von Infineon und dem FZI prototypische Werkzeuge zur automatischen Architektorexploration sowie das Instruction-Set-Emulationssystem SoCCer zur Unterstützung einer frühen Hardware-nahen Software-Entwicklung bereitgestellt. Bei Bosch wurde ein Werkzeug zur Simulink-basierten Modellierung, Verifikation und Implementierung digitaler Systeme entwickelt. Melexis hat SystemC-basierte Instruction-Set-Simulatoren in Simulink integriert, um die Funktionalität und das Zeitverhalten der Applikationssoftware auf einem konkreten Prozessormodell in Simulink einbetten zu können.

Durch Anwendung der Werkzeuge im SpeAC-System-Level-Design-Flow konnte im Rahmen von Pilotprojekten eine starke Entwurfszeitreduktion durch Einsatz von SystemC und MATLAB/Simulink auf Systemebene erzielt werden. So hat der domänenübergreifende MATLAB/Simulink Design-Flow zu einer Entwurfszeitreduktion von 75 % gegenüber dem konventionellen VHDL-Entwurf geführt. Ferner konnte in ersten Projekten unter Anwendung eines SystemC-basierten Design-Flows eine Entwurfszeitreduktion um 30 % verbunden mit Flächensparnis in gleicher Größenordnung erzielt werden. Des Weiteren führte die SystemC-Integration in Simulink zu einer Beschleunigung der Simulation eines Prozessors um den Faktor 10-50.

Durch diese Ergebnisse ist es möglich, den in der Automobil- und Kommunikationstechnik bestehenden hohen Anforderungen an Qualität und Produktsicherheit bzw. sinkenden Markteinführungszeiten verbunden mit einem kleinem Marktfenster bei gleichzeitig steigender Funktionalität beim Entwurf gerecht zu werden. Damit wird eine zeitgerechte Entwicklung von künftigen Basisband-Chips für Feature-Phones bzw. von Sensorauswertesystemen für neue Steuergerätegenerationen wie Park-Pilot und Predictive-Safety-System unter Gewährleistung hoher Qualitäts- und Sicherheitsanforderungen adressiert (s. Abbildung 1.3).

Abbildung 1.2:
Plattformbasierter Entwurfsablauf auf Grundlage des Y-Modells



Abbildung 1.3:
Adressierte Produkte in SpeAC

Arbeitspaket: Design-Flow-Evaluierung anhand Projekt treibender Applikationen

In diesem Arbeitspaket wurde von allen Partnern der SpeAC-System-Level-Design-Flow definiert und anhand von Applikationen validiert. Der SpeAC System-Level-Design-Flow ist in Abbildung 1.4 skizziert und unterstützt den eingangs motivierten plattformbasierten Entwurf.

Es wird zwischen einer Modulsicht und einer System-sicht unterschieden, wobei auf Seiten der Module aufgrund unterschiedlicher Anforderungen andere Spezifikations-sprachen verwendet werden können als auf System-sicht. Im Rahmen der Plattformintegration können die zu verwendenden Module in das Gesamtsystem eingebunden und im Anschluss das System im gesamten Kontext verifiziert werden.


Die Phasen im Entwurfsablauf werden durch die nachfolgend beschriebenen Arbeitspakete repräsentiert.

Arbeitspaket: Systemspezifikation

Das Arbeitspaket „Systemspezifikation“ definiert den Einstiegspunkt in den konsolidierten SpeAC-Design-Flow. Während sich die Arbeiten in der ersten Projektphase vornehmlich um den Spezifikationsansatz SystemC gruppierten, wurden in der zweiten Projektperiode wichtige domänenspezifische Einstiegspunkte in den SpeAC-Flow geschaffen. Hierzu wurde vom Partner Bosch ein auf dem im Bereich der Automobil-elektronik weit verbreiteten Spezifikationsansatz MATLAB/Simulink basierendes Verfahren zur Einbettung des digitalen Hardware-Entwurfsprozesses in eine Simulink-basierte Entwurfsmethodik geschaffen. Die entwickelte Methodik unterstützt die automatisierte Umsetzung von abstrakten Simulink-Modellen in synthese-fähige Hardware-Beschreibungen (s. Abbildung 1.5) und beinhaltet Verfahren zur automatisierten Generierung und Entwurfsdomänen-übergreifenden Anwendung von Testmechanismen.

Abbildung 1.4 (links):
Design-Flow-Einbettung
in die Arbeitspakete

Abbildung 1.5 (rechts):
MATLAB/Simulink-basierter
SoC-Entwurf




Weitere Aktivitäten im Arbeitspaket „System-spezifikation“ konzentrierten sich auf objekt-orientierte Spezifikationsansätze für den plattform-basierten Entwurf von Hardware/Software-Systemen. Hier spiegelt sich der immer bedeutender werdende Anteil von Software in heutigen und zukünftigen Systementwürfen wieder. Im Rahmen dieser Aktivitäten wurde von Partner FZI ein Verfahren geschaffen, das eine Analyse und Abbildung von ausführbaren Multi-Thread-Spezifikationen auf synthetisierbare Hardware-Beschreibungen unterstützt. Hierbei wurde ein nahtloser Entwurfsablauf von UML in die Hardware-Entwurfsdomäne erarbeitet und damit ein Einsatz der weitverbreiteten Software-Entwicklungsumgebung für den Entwurf von komplexen Hardware/Software-Systemen vorbereitet.

Neben der eigentlichen Systemmodellierung ist die Verifikation des Systemmodells auf hoher Abstraktionsebene von zentraler Bedeutung im Systementwurfsprozess. Hierzu wurden die entwickelten Verfahren seitens der Partner sci-worx und Synopsys durch leistungsfähige Ansätze zur Systemverifikation unter Anwendung der Spezifikations-sprachen SystemC, C++ und SystemVerilog komplettiert.

Arbeitspaket: Algorithmus/Architektur-Codesign

Das Arbeitspaket „Algorithmus/Architektur-Codesign“ schließt an das Arbeitspaket „Systemspezifikation“ an und adressiert Lösungsansätze zur optimierten Abbildung einer heterogenen in der Regel ausführbaren Systemspezifikation auf eine gegebene Makro-Architektur. Dabei kann die Makro-Architektur entweder automatisch aus abstrakteren Modellen generiert worden sein oder direkt durch den Entwickler bereitgestellt werden.

Den Schwerpunkt stellte eine effiziente und dennoch präzise Evaluierung einer Entwurfsentscheidung in frühen Phasen des Entwurfs dar. Hierzu wurde ein Verfahren entwickelt, mit dem die Implementierung eines algorithmischen Funktionsblocks auf eine gegebene Hardwarearchitektur hinsichtlich der benötigten Fläche und Zeit sehr schnell abgeschätzt werden kann. Die Schätzung umfasst sowohl den Datenpfad- als auch Steuerwerksanteil für eine angestrebte Hardware-Implementierung ohne eine zeitaufwendige Synthese durchführen zu müssen. Die Schätzwerte können in die



Ausgangsbeschreibung backannotiert werden, um eine Simulation des Gesamtsystems unter Verwendung konkreter Verzögerungsmodelle für eine konkrete Zielarchitektur durchführen zu können.

Ein weiterer Schwerpunkt befasst sich mit der effizienten Einbindung von IP-Komponenten in den Abbildungsprozess sowie die Erstellung portabler und wiederverwendbarer hardwarenaher Software (Gerätetreiber). Hierzu wurde eine portable Schnittstelle zur Entkopplung von Software-Applikation und Hardware-Plattform geschaffen und aufbauend auf einem existierenden Schnittstellenstandard eine Bibliothek und eine Methodik zur Generierung wiederverwendbarer Treiber-Software konzipiert, die wichtige Mechanismen, etwa Interrupts und Interrupt-basiertes Multi-Threading umfasst. Am Beispiel einer Fallstudie konnte gezeigt werden, dass ein Einsatz der Methodik mit einem minimalen Overhead bezüglich Code-Umfang und Ausführungsgeschwindigkeit bei verbesserten Portabilitäts- und Wiederverwendbarkeitseigenschaften möglich ist.

Arbeitspaket: Makro-Architektur-Verfeinerung

Die Arbeiten im Arbeitspaket „Makro-Architektur-Verfeinerung“ befassten sich mit Methoden zur Migration der Makro-Architektur eines Systems in eine Mikro-Architektur. Behandelte Aspekte hierbei waren Performanzanalyse, Modellierung von Software-Komponenten sowie Integration verschiedener Modellierungskonzepte.

Im Bereich der Performanzanalyse wurden zwei Ansätze entwickelt. Der eine Ansatz basiert auf SystemC als Simulationsumgebung und fokussiert sich auf Bus-basierte Systemarchitekturen. Die Methodik erlaubt einen flexiblen Austausch von Systemkomponenten durch eine Trennung von Funktion und Timing mittels besonderen Modul-Adaptoren. Der zweite Ansatz erlaubt eine analytische Performanzabschätzung auf einer abstrakten Modellierungsebene, wobei durch die Vermeidung einer Simulation ein erheblicher Geschwindigkeitsvorteil bei der Abschätzung erreicht wird. Diese Methode berücksichtigt auch Konflikte bei der Allokation von Hardware-Ressourcen (s. Abb.1.6).

Für die Modellierung von Software-Komponenten eines Systems wurde eine Erweiterung von SystemC konzipiert und prototypisch implementiert, die die Modellierung von RTOS-Aspekten erlaubt. Dadurch können die Einflüsse von Betriebssystemen auf die Gesamtperformanz modelliert und abgeschätzt werden.

Als weiteres Thema wurde die Anbindung des (digital fokussierten) System-Level-Flows an einen Analog-Mixed-Signalflow bearbeitet. Hier wurde eine Methodik zur Integration von System-Level Komponenten in eine AMS-Umgebung entwickelt. Die System-Level




Abbildung 1.6:
SystemC-
Kommunikationsanalyse

Komponenten waren dabei wiederum in SystemC spezifiziert.

Die Integration der verschiedenen Konzepte in die globale Entwurfsmethodik konnte an einem gemeinsamen Beispiel erfolgreich demonstriert werden. Dieses Applikationsbeispiel wurde als Ausschnitt einer realen Anwendung aus dem Bereich Mobilkommunikation gewählt.

Arbeitspaket: Algorithmus/Architektur-Covalidierung und -Codebugging

Beim SoC-Entwurf kommt den Verfahren zur frühzeitigen Bewertung und Fehlererkennung eine entscheidende Bedeutung zu, um kostenintensive Iterationen beim Entwurf zu vermeiden. Thema dieses Arbeitspaketes ist daher die Entwicklung von architekturgenauen Prototypingssystemen, welche aus Hardware-Emulations- bzw. aus Software-Simulations-Werkzeugen bestehen.

Im Schwerpunkt der heterogenen Multi-Level Simulation und Co-Simulation wurden die erarbeiteten Lösungen verbessert. Die Verwendung von SystemC führte bei der Modellierung von Mikrocontroller-basierten Systemen zu einer hohen Steigerung der Simulationsgeschwindigkeit. Diese stieg je nach Anwendungsfall um den Faktor 10-50. Weiterhin ermöglicht die Verwendung von SystemC bei der Realisierung von transaktionsbasierten Verifikationsumgebungen eine bessere Anpassung der einzelnen Teilsysteme an den gewünschten Abstraktionsgrad.

Auf dem Gebiet der Emulation und schnellen Realisierung von Prototypen für plattformbasierte Systeme wurde das in der ersten Projektphase entwickelte System zur zyklengenauen Instruction-Set-Emulation verbessert. Die Erweiterung ermöglicht dem Compiler die Generierung von Code, der ein zyklengenaues Single-Step-Debugging unterstützt. Durch ein Schnittstellenprogramm kann ein herkömmlicher Software-Debugger für das Debuggen des zyklengenau übersetzten Codes verwendet werden. Weiterhin wurde ein Werkzeug entwickelt, das die Erstellung von Bus-Modellen für das Emulationsystem erlaubt.

Berichte von den Partnern

» Cadence Design Systems GmbH

Die von Cadence eingebrachten Arbeiten basieren vor allem auf SystemC als standardisierte Sprache zur Systembeschreibung auf verschiedenen - vor allem hohen - Abstraktionsebenen. Durch die weite Akzeptanz und Verbreitung sowie die Standardisierung eignet sich SystemC hervorragend als Austauschbasis zwischen verschiedenen Werkzeugen. Zusammen mit den Projektpartnern wurde ein durchgängiger Flow entwickelt, der die verschiedenen eingesetzten Werkzeuge miteinander verbindet. Konkret wurden die gemeinsame Simulation und Verifikation von SystemC mit digitalen VHDL und analogen Schaltungsblöcken innerhalb des Design Frameworks II untersucht. Die in enger Kooperation mit den Projektpartnern entstandenen prototypischen Lösungen werden weiter untersucht und optimiert, um sie dann als Standardfunktionalitäten in kommenden Produktversionen zur Verfügung zu stellen.

» FZI Karlsruhe

Die Aktivitäten des FZI befassen sich mit der Erforschung von geeigneten Spezifikations- Explorations- und Verifikationsansätzen zur Bereitstellung eines durchgängigen plattformbasierten Entwurfsablaufs. Im Bereich der Systemspezifikation wurde eine sprach- und implementierungsunabhängige objektorientierte Spezifikationsumgebung mit der Fähigkeit zu UML-gestützter Hardware/Software-Partitionierung geschaffen, die eine automatische Abbildung von abstrakten Threads einer objektorientierten Beschreibung auf unterschiedliche Hardware- und Software-Prozessmodelle durchführt und somit eine signifikante Beschleunigung des Abbildungsprozesses ermöglicht. Daran schließen die umfangreichen Arbeiten des FZI zur automatischen Architekturexploration an. So wurde ein Ansatz zur formalen Kommunikations- und Performanzanalyse von Hardware/Software-Systemen vorgestellt, um frühzeitig verletzte Zeitbedingungen oder Engpässe für eine gegebene Zielplattform aufzudecken und darauf aufbauend eine optimierte Busarchitektur automatisiert ableiten zu können. Im Bereich der Verifikation wurde der in der ersten Projektphase entwickelte Ansatz zur Instruction-Set-Emulation um Busmodellierungs- und Debugging-Aspekte erweitert, um eine Integration des Systems in der realen Umgebung zu ermöglichen.

» Infineon Technologies AG

Infineon adressiert mit dem SpeAC-Projekt die Märkte für Kommunikationslösungen und Automotive-Komponenten, einschließlich Breitband- und Zugangstechnologie, Mobilkommunikation und Security. Ergebnisse aus SpeAC unterstützen die Infineon Methodik zum Entwurf komplexer SoCs, sowohl was die generelle Struktur des System-Level Entwurfsflows anbelangt, als auch bezüglich Methoden zur Adressierung spezifischer Probleme. So wurden Methoden zur analytischen Performanzabschätzung und Architekturexploration

entwickelt, die gegenüber simulationsbasierten Ansätzen einen Geschwindigkeitsvorteil im Bereich mehrerer Größenordnungen bringen, d.h. mehrstündig ablaufende Simulationen können durch formale Analysen, deren Ausführungszeit im Sekundenbereich liegen, ersetzt werden. Dadurch kann die Zeit für die Architekturexploration wesentlich vermindert und die Time-to-Market verkürzt werden. Durch einen Modellierungsansatz für Betriebssystem-Aspekte in SystemC können auch Software-Komponenten sowie der Einfluss von Betriebssystemeigenschaften in der Systemsimulation berücksichtigt werden, wodurch die Modellierung exakter und die Performanzabschätzung genauer wird. Durch eine erfolgreiche Implementierung des Infineon TriCore Prozessorkerns auf einem Prototypingsystem sowie eine zyklengenaue Instruktionssatzemulation können Systeme mit diesem Prozessorkern bereits vor der Verfügbarkeit der Hardware analysiert werden, was wiederum die Entwicklungszeiten um mindestens sechs Monate verkürzt, bis ein erster Prototyp zur Verfügung steht.

» Melexis GmbH

Im Rahmen des SpeAC Projekts wurde eine innovative und leistungsfähige Methodik für den Entwurf heterogener Systeme entwickelt. Das Ziel der Untersuchungen bestand darin, die Möglichkeiten zur Modellierung analoger Komponenten und Module mit SystemC zu erproben und zu evaluieren. Durch die gemeinsame Nutzung von SystemC und der MATLAB/Simulink – Umgebung wurde so eine innovative und leistungsfähige Methodik für den Entwurf von Mikro-Systemen mit dem für sie typischen, hohen Anteil analoger Funktionsblöcke aufbereitet. Durch die Aktivitäten von Melexis/IMMS wurde eine Möglichkeit zur effizienten Co-Simulation von Soft- und Hardware geschaffen. Dabei wurde eine Verbindung des Mikroprozessorsimulators MLX16 von Melexis mit dem grafischen Systementwicklungsprogramm Simulink realisiert. Die verbesserte Kommunikation der Hard- und Softwareentwickler wurde dadurch erreicht, dass die jeweiligen Werkzeuge in die Sichtweise des anderen Projektes eingebunden wurden und dadurch ein komplexeres, vollständigeres Modell des zu entwerfenden Systems entstand. Als Beispielanwendung wurde eine bedarfsgerechte Benzinpumpenregelung aus dem Automobilbereich in Ansätzen in Simulink umgesetzt.

» Robert Bosch GmbH

Im Rahmen der zweiten Projektperiode von SpeAC wurden von Bosch wichtige Fragestellungen mit speziellem Fokus auf mikroelektronische Systeme des Automobilbereichs adressiert und die Anwendbarkeit der erzielten Lösungen im konsolidierten SpeAC-Design-Flow mit unmittelbarem Nutzen für die Applikationsdomäne Automobil gezeigt. Die Aktivitäten von Bosch konzentrierten sich auf die Untersuchung von Mechanismen zur Spezifikation von Multi-Domain-Systemen, wobei insbesondere die hohe Heterogenität automobilelektronischer Systeme im Mittelpunkt stand. Als

wichtiges Ergebnis wurde eine integrierte Umgebung zum MATLAB/Simulink-basierten Systementwurf entwickelt und in einer Fallstudie gezeigt, dass deren Anwendung zu einer Reduktion der Implementierungszeit um 75 % (von 13 auf 3 Tage) führt. Des Weiteren wurde von Bosch ein methodischer Ansatz für die Erstellung von portabler und wiederverwendbarer hardware-naher Software (Gerätetreiber) entwickelt. Dieser führt zu einem minimalen „Overhead“ bezüglich Code-Umfang und Ausführungsgeschwindigkeit bei gleichzeitig verbesserten Portabilitäts- und Wiederverwendbarkeitseigenschaften. Zur Abschätzung des Performanzverhaltens von Bus-basierten Architekturen wurde ferner ein SystemC-basierter Analyseansatz erschaffen. Dieser sieht eine strikte Trennung von funktionalem und zeitlichem Verhalten der Busteilnehmer vor und ermöglicht dadurch eine flexible Parametrierung der zeitlichen Eigenschaften sowie eine einfache Substitution von Hardware- und Software-Modulen während der Architektorexplorationsphase.

» sci-worx GmbH

Im Hinblick auf die steigende Komplexität der SoCs im Multimedia-Bereich gewinnt für sci-worx der Flow für eine ausführbare Hardware/Software Spezifikation zunehmend an Bedeutung. Für verschiedene Werkzeuge wurde der ausführbare Spezifikationsablauf im Rahmen von Pilotprojekten entwickelt und daraus ein Flow definiert, der immer von einem SystemC-Modell ausgeht. Schwerpunkte sind die Logiksynthese von Modulen mit komplexen Datenpfaden, sowie die Generierung von Prozessoren mit applikationsspezifischen Hardwarebeschleunigern. Die Verifikationsumgebung sciPROVE liegt mittlerweile in der Version 2.0 vor. Während die vorherige Version mit Cadence TestBuilder realisiert wurde, basiert die neue Version auf SystemC und erlaubt damit die Co-Simulation von C++, SystemC und RTL-Modellen. Für die Verifikation komplexer SoCs wird ein komplettes Framework bereitgestellt, die u.a. eine Verification Library, einen Makefile Generator und ein Web-basiertes Werkzeug zum Tracken des Verifikationsstatus enthält. Weitere Aktivitäten betreffen die Weiterentwicklung von standardisierten Schnittstellen und Protokollen zwischen IP Modulen. Hiermit wird die Integration vereinfacht und ein modularer Aufbau mittels Wiederverwendung von Modulen erleichtert.

» Synopsys GmbH

Die im Projekt definierten spezifischen Anforderungen an die Mikroelektronik im Automobil und in der Mobilkommunikation wurden von Synopsys aufgegriffen und bei der Weiterentwicklung der eigenen Werkzeuge berücksichtigt. So wurde die im Projekt definierte Anforderung, SystemC als Integrationsplattform im System-Level-Entwurf zu verwenden, durch Entwicklung eines durchgängigen SystemC/SystemVerilog-basierten Verifikations-Flows umgesetzt, der sich an Synopsys System-Studio anbinden lässt. Ziel dabei

war, die Stärken von SystemC im Bereich der Spezifikation und Integration von Hardware und Software auf höheren Abstraktionsebenen und von SystemVerilog im Bereich der funktionalen Verifikation zu vereinen. Hierzu wurde eine Kopplung zwischen SystemC und SystemVerilog bereitgestellt, die es erlaubt, eine SystemVerilog-Verifikationsumgebung ohne zeitaufwendige und fehleranfällige Anpassung bzw. Neuimplementierung durchgehend von der System- bis zur Register-Transfer-Ebene zu verwenden. Des Weiteren wurde eine Kopplung zwischen SystemC und OpenVera durchgeführt, um gleiche Funktionalitäten für OpenVera-Benutzer bereitzustellen. Maßstab für den Erfolg der Werkzeugentwicklung und der damit verbundenen Methodik ist die Erhöhung und Erhaltung der Wettbewerbsfähigkeit sowohl der Systementwickler als auch der Verifikationsingenieure.

Ausblick und Perspektiven

Durch das Projekt SpeAC konnte ein spezifikationsbasierter Entwurfsprozess bereitgestellt werden, der eine gleichzeitige Spezifikation von Funktionalität und Architektur unterstützt und damit eine frühe formalisierte Spezifikation erlaubt, die zudem eine frühe Systemvalidierung unter Berücksichtigung nicht-funktionaler Aspekte auf Basis eines virtuellen Prototypen ermöglicht. Die erzielte frühzeitige Entwurfsraumexploration unter Berücksichtigung von Funktion und Plattform führt unmittelbar zu einer Verringerung der Entwurfszyklen, da die Architekturspezifikation bereits zu Beginn in den Entwurfsablauf einbezogen wird. Anhand zahlreicher Anwendungen konnte nachgewiesen werden, dass die ursprünglich gesetzten Ziele in vollem Umfang erreicht und teilweise sogar übertroffen wurden. Dazu gehören insbesondere die Halbierung der Entwurfszeit bei gleichzeitig steigender Komplexität, die zwei- bis dreifache Steigerung der Produktivität, die Senkung der Entwurfskosten um bis zu 50 % sowie eine 33 bis 50 prozentige frühere Markteinführung im weltweiten Wettbewerb sowie die weitgehende Vermeidung von Re-Designs. Zwar kann eine vollständige Evaluierung erst in einem Zeitraum von zwei Jahren nach Projektende durchgeführt werden. Da aber die im Rahmen von Pilotprojekten bisher erzielten Ergebnisse die ursprünglich angestrebten Ziele teilweise übertreffen, sind die Projektpartner sehr zuversichtlich, dass im sich nunmehr anschließenden produktiven Einsatz mit der geplanten Produktivitätssteigerung gerechnet werden kann.

Kont@kt:

Prof. Dr. Wolfgang Rosenstiel
fon: 0721 9654-401
rosenstiel@fzi.de

Dr. Oliver Bringmann
fon: 0721 9654-455
bringmann@fzi.de

Forschungszentrum Informatik (FZI)
Haid-und-Neu-Str. 10-14
76131 Karlsruhe

Weitere Informationen sind unter
www.edacentrum.de/ekompass/projekte/speac.html zu finden.