



HONEY – Grundlagen für die Analyse und Optimierung von Ausbeute und Zuverlässigkeit Integrierter Schaltungen

Kurzbericht zu einem neuen BMBF-Projekt, das sich mit der Berücksichtigung von Ausbeute und Zuverlässigkeit beim Entwurf komplexer Schaltungen auseinandersetzt

Motivation und Ziele

Immer komplexer werdende Kommunikations- und Kontrollprozesse sowie immenser Kostendruck auf moderne Halbleiterprodukte sind die Haupttreiber der fortwährenden Strukturverkleinerung in der Halbleiterindustrie. Diese Strukturverkleinerung bringt aber nicht nur Vorteile mit sich. Beispielhaft sollen hier nur einige der wichtigsten damit einhergehende Beschränkungen genannt sein:

- » Strukturgrößen nahe bzw. unter der Wellenlänge des verwendeten Lichts für die Strukturübertragung führen zu Ungenauigkeiten und Fehlern bei der Abbildung.
- » Reduzierte Versorgungsspannung im Rahmen der Strukturverkleinerung führt zu überhöhter Sensitivität der Schaltungen auf Parameterschwankungen jeglicher Art.
- » Verschärfung der Betriebsbedingungen (z. B. höhere Temperaturen im Automobilbereich oder erhöhte Versorgungsspannung für mehr Performanz) führt zu mehr Stress.
- » Durch neue Prozesse, neuartige Prozessmaterialien oder durch Annäherung an physikalische Grenzen entstehen neue Fehlermechanismen.
- » Die Anzahl der Elemente in einem System nimmt zu und führt dadurch zu einer höheren Systemfehlerrate, selbst bei gleichbleibender Fehlerrate der einzelnen Elemente.

Um eine wirtschaftliche Verwertung der Halbleiterprodukte zu gewährleisten, müssen diese trotz dieser Beschränkungen schnell und mit möglichst wenig Verwurf in der Fertigung hochgefahren werden. Außerdem sollte die geforderte Lebensdauer eines Produkts bereits mit dem ersten Entwurf sichergestellt sein.

Deshalb hat sich das Projekt die Erforschung von Grundlagen für die abstrakte Modellierung, Analyse und Optimierung von Ausbeute und Zuverlässigkeit von Integrierten Schaltungen zum Ziel gesetzt. Darüber hinaus soll das Projekt die methodische Einbindung in den Entwurfsprozess komplexer Schaltungen sowohl im Bereich der Kommunikationselektronik als auch in der Automobil- und Industrieelektronik ermöglichen. Zusammen mit den herkömmlichen Methoden in der Technologieentwicklung zur Sicherstellung von Ausbeute und Zuverlässigkeit sollen damit zukünftig bereits in der Konzept- und Architekturphase des Chipentwurfs die Ausbeute und Zuverlässigkeit eines geplanten Produktes analysiert und optimiert werden.

Die neuen Entwurfsmethoden werden in existierende Designsysteme integriert und nach Projektende den Schaltungsentwicklern zur Verfügung gestellt. Dadurch wird zum einen die Methodenkompetenz im Bereich der Produktentwicklung und im Bereich der Entwurfsautomatisierung in Deutschland ausgebaut. Zum anderen ermöglichen höhere Ausbeuten und die Vermeidung von teuren nachträglichen Korrekturen eine verbesserte Kostenposition beim Einsatz modernster Halbleiter-Technologien und stärken damit die Wettbewerbsfähigkeit der beteiligten Partner.

Kooperationen

Das Verbundprojekt HONEY ist in das gleichnamige europäische MEDEA+-Projekt (2A713) eingebettet. In diesem Rahmen werden mit dem breit aufgestellten europäischen HONEY-Konsortium Konzepte, Erfahrungen und Werkzeuge ausgetauscht. Workshops zum Informationsaustausch sind mit dem MEDEA+-Projekt ROBIN und mit dem BMBF-Projekt Sigma65 zum Thema Bewertungsmethoden und abstrakte Modellierung sowie mit dem Projekt MAYA zum Thema Produkt-Test und Produkt-Monitore geplant.

Aufgaben im Projekt

Das Forschungsprojekt gliedert sich in drei eng verzahnte Arbeitspakete. Aus Abbildung 1.11 ist ersichtlich wie sich die drei Arbeitspakete von HONEY in die edaMatrix einordnen.

Zusammensetzung des Projektkonsortiums:

Projektpartner:
 Infineon Technologies AG
 X-FAB Semiconductor
 Foundries AG
 IMMS gGmbH
 MunEDA GmbH

Unterauftragnehmer:

TU München,
 Lehrstuhl Entwurfsautomatisierung
 TU München,
 Lehrstuhl Technische Elektronik
 Universität Frankfurt,
 Institut für Informatik

Förderkennzeichen:

01M3184

Laufzeit des Vorhabens:

01.12.2007–30.11.2010

Homepage:

www.edacentrum.de/honey


	System Level	Architecture Level	Dataflow Level	Electrical Level	Device and Technology Level	
						
Specification						AP 1: Design-Methoden
Implementation						
Verification						AP 2: Place & Route
Manufacturing and Test						AP 3: Produkt-Analyse

Abbildung 1.11: Gliederung des Projekts HONEY und Einordnung in die edaMatrix

Newsletter edacentrum Probeauszug
 Bestellen Sie sich den kompletten Artikel über newsletter@edacentrum.de
 edacentrum, Hannover, Oktober 2008