

Themenbereiche von MAYA	Einsparpotential durch MAYA ein Jahr nach Projektende	Längerfristiges Einsparpotential durch MAYA
Massiv-Paralleltest	256 Chips gleichzeitig	Faktor 10
Kostenreduktion Testdurchführung	Faktor 2	Faktor 3
Kostenreduktion Tester	Faktor 2	Faktor 3
Flächensparnis mit ROM DLBIST	Faktor 2	Faktor 3
Zeitverkürzung Testdurchführung	Faktor 2	Faktor 3
Verkürzung DfT Entwicklung	Faktor 2	Faktor 3

Tabelle 1.01: Zusammenfassung der geplanten Ziele von MAYA

erforscht und entwickelt werden. Das Projekt MAYA will diesen Herausforderungen mit neuesten Techniken zur massiv parallelen Datenerfassung auf dem Chip in Kombination mit innovativen Lösungen für den Multi-Site-Test und die schnelle Datenübertragung off-Chip begegnen. Multi-Site steht hier für den Massiv-Paralleltest, bei dem möglichst viele Chips oder SiPs beim Testen parallel angesteuert und ausgelesen werden können. Durch deren Einsatz soll sowohl im schnellen Technologieanlauf als auch im Produktionstest die dringend gebotene Durchsatzsteigerung beim Hochvolumentest mit der geforderten Qualität erzielt werden.

Tabelle 1.01 gibt eine Zusammenfassung über die geplanten Ziele von MAYA und enthält auch die Ein-

schätzung des längerfristigen Einsparpotentials durch die Ergebnisse von MAYA. Alle neuen Verfahren müssen grundsätzlich für die Massenproduktion komplexer Schaltungen und Systeme ausgelegt werden. Aus heutiger Sicht ist die Erweiterung um defekt-basierte Fehlermodelle der einzig gangbare Weg, um die zusätzlich ständig steigenden Qualitätserwartungen mit vertretbaren Kosten zu erfüllen. Diese Maßnahmen werden die Wettbewerbsfähigkeit der deutschen Mikroelektronik auf dem Gebiet der Methodenentwicklung und Bereitstellung von kostengünstigsten Testverfahren für den Produktionstest von integrierten Schaltungen erhalten und ausbauen, und somit einen wesentlichen Beitrag zum Erhalt und Aufbau von R&D-Arbeitsplätzen in Deutschland leisten.

Autor und Kontakt (MAYA):

Dr. Sebastian Sattler
Infineon Technologies AG
fon: 089 234 22394
sebastian.sattler@infineon.com



VISION – Verteilte integrierte Systeme und Netzwerkarchitekturen für die Applikationsdomänen Automobil und Mobilkommunikation

Projekt zur Erhöhung der Ausfallsicherheit von vernetzten Systemen im Kraftfahrzeug und in der mobilen Kommunikation gestartet.

Zusammensetzung des
Projektkonsortiums:

Projektpartner:

Robert Bosch GmbH <<
Cadence Design Systems GmbH <<
Forschungszentrum
Informatik Karlsruhe <<
Infineon Technologies AG <<

Unterauftragnehmer:

OFFIS e.V. – Institut für
Informatik <<
Universität der Bundeswehr
München <<
Eberhard Karls Universität
Tübingen <<

Im Automobilbereich als auch im Bereich der Mobilkommunikation ist die Fähigkeit, eine Vielzahl von neuen Funktionalitäten in einem verteilten Systemszenario zu integrieren, eine Voraussetzung geworden, um im Markt zu bestehen. Und dies muss natürlich ohne Senkung der Produktivität und mit hohen Sicherheits- und Qualitätsanforderungen bei gleichzeitiger Betrachtung der wirtschaftlichen Aspekte erreicht werden. Die Erforschung einer domänenübergreifenden Entwurfsmethodik für verteilte mikroelektronische Systeme unter Berücksichtigung komplexer Umgebungsbedingungen und effiziente applikationsspezifische Entwurfsprozesse ist daher das Ziel von VISION.

Motivation

Intelligente eingebettete Systeme sowohl in der Automobil- als auch in der Telekommunikationstechnik werden zunehmend durch einen steigenden Vernetzungsgrad charakterisiert. In Zukunft wird neue

Funktionalität weniger durch die Summe der Einzelkomponenten sondern durch deren gegenseitige Vernetzung realisiert. Innerhalb eines vernetzten Systems wird eine neue Systemfunktion realisiert, ohne dass hierfür der Netzwerkstruktur neue Komponenten hinzuzufügen sind – die neue Systemfunktion resultiert vollständig „aus der Vernetzung“. Dieser Wandel im Produktbereich zwingt zunehmend zu einem Paradig-

newsletter edacentrum Probeauszug
Bestellen Sie sich den kompletten Artikel über
newsletter@edacentrum.de

edacentrum, Hannover, Januar 2007