





# Rekonfigurierbare Hardwarebeschleuniger Architektur




Autoren und Beitragende: Jörg Brakensiek, Martin Bucker, Axel Dröge, Bernhard Oelkrug, Dirk Uffmann, Nokia Research Center, Bochum

# Rekonfigurierbare Hardwarebeschleuniger Architektur

### Processing Element – Example


- Lineare Transformation PE



Konfigurationsvektor

- Weitere Prozessor Elemente
  - CORDIC
  - Galois Field

### Performanzvergleich




Operation	Carmel 10xx	TI C67x	TI C64x
256 FFT	~2500	~4300	~1000
Matrix-Vector 64x64	~2200	~3600	~1000
RS 204,188,8	~1500	~1600	~2200

- Stall-free Signalverarbeitung möglich
- Kein Kontrollfluss Overhead
- Dramatischer Performanz Vorteil (Faktor von 2- 4)


### Design Flow

- Algorithmenmapping auf rekonfigurierbare Architektur
  - Bottom-up
  - Top-down



### Demonstrator


- Linux OS on ARM 920
- Applikation (GUI, Datengenerierung)



- Accelerator on FPGA
- Applikation (Datenverarbeitung)


### Demo1 Beamforming

- Nutzerdetektion und Störunterdrückung
- 4 Antennen im Quadrat
- QR-Dekomposition mit CORDIC Feld



### Demo2 2D-DCT

- Bildkodierung (MPEG-2)
- 8x8 Pixel große Blöcke
- 2D-DCT mit RMAC Feld



Block basierte 2D-IDCT

Kompressionsmöglichkeiten

Autoren und Beitragende: Jörg Brakensiek, Martin Bucker, Axel Dröge, Bernhard Oelkrug, Dirk Uffmann, Nokia Research Center, Bochum