


Programm



edaWorkshop **08**

Hannover, 6. – 7. Mai 2008

www.edacentrum.de/edaworkshop

Über den edaWorkshop

Der edaWorkshop als eine zentrale deutsche EDA-Veranstaltung bietet beste Voraussetzungen für die Publikation und Diskussion von anwendungsnahen EDA-Forschungsergebnissen. Die ausgewogene Präsenz von Industrie und Forschung schafft ideale Möglichkeiten zum fachlichen Austausch mit wissenschaftlichem Anspruch. Besonders hervorzuheben ist die starke Präsenz führender Industrieunternehmen, die vielfältige Kooperationen zur Überführung von Forschungsergebnissen in einen wirtschaftlichen Nutzen ermöglicht.

Gleichzeitig ist der edaWorkshop auch die zentrale Veranstaltung

zum Ergebnisaustausch für alle vom BMBF geförderten EDA-Projekte. Er dient der Kommunikation zwischen EDA-Fachleuten und dem Fördergeber und unterstützt den Ergebnistransfer bei öffentlich geförderten Forschungs- und Entwicklungsprojekten. In diesem Jahr stehen die abgeschlossenen bzw. auslaufenden Projekte „Parachute“, „Produktiv+“, „Uranos“ und „Vision“ im Fokus des Vortragsprogramms. Die laufenden Ekompas-Projekte (s. Beilage „Overview on EDA Projects in Germany“) präsentieren sich im Rahmen der Posterausstellung, in der auch Demonstratoren und Prototypen vorgestellt werden.

Den zweiten Schwerpunkt bilden neben den Projektpräsentationen wissenschaftliche Beiträge (Vorträge und Poster), die auch als Tagungsband publiziert werden.

Weitere Höhepunkte bilden die beiden eingeladenen Vorträge von Volker Kiefer, Qimonda und Norbert Wehn, TU Kaiserslautern sowie die Verleihung der EDA-Medaille.

Darüber hinaus bietet die zweitägige Veranstaltung auch reichlich Gelegenheit zum Networking. Auf dem edaWorkshop in Hannover treffen Sie Ihre Kollegen und gute Bekannte, aber auch diejenigen, die Sie bisher nur



edaWorkshop 08

über Telefon und E-Mail kennen. Darüber hinaus werden Sie auch die Gelegenheit haben, neue Kontakte zu knüpfen.

Nutzen Sie die Gelegenheit, sich innerhalb der EDA-Community auszutauschen!

Wir freuen uns, Sie in Hannover begrüßen zu dürfen!


Prof. Dr. E. Barke
Prof. Dr. W. Rosenstiel
Tagungsleitung edaWorkshop
und Vorstände im edacentrum

Der edaWorkshop – Katalysator der EDA-Forschung

Der Entwurf von integrierten Schaltungen und Systemen stellt höchste Anforderungen an Entwicklungingenieure und an die von ihnen verwendeten Entwurfsmethoden und -werkzeuge. Dazu gehören die effiziente und herstellungsorientierte Entwicklung von sicheren, sparsamen, robusten und zuverlässigen Systemen von hoher Komplexität, mit sehr kleinen Strukturen (< 90 nm) und insbesondere der Entwurf von Analog- und Mixed-Signal-Schaltungen.

Um EDA-Forschungsaktivitäten zur Bewältigung dieser Herausforderungen zu stimulieren, ist der Förderkomplex „Entwurfplattformen komplexer angewandter Systeme

und Schaltungen“ (Ekompas) vom Bundesministerium für Bildung und Forschung (BMBF) eingerichtet worden. Dabei werden die für die Wettbewerbsfähigkeit der deutschen Industrie wichtigen Bereiche durch ein gemeinsames Vorgehen von Industrie, Forschung und öffentlicher Hand gestützt.



Der Ekompas-Förderkomplex beinhaltet Themen, die in dem neuen BMBF-Forschungsprogramm für die Informations- und Kommunikationstechnologie (IKT 2020) aufgeführt sind. Das in

Abstimmung mit Wissenschaft und Wirtschaft erarbeitete und 2007 vorgestellte Programm ist auf fünf Anwendungsfelder mit hoher Wertschöpfung und hohem Arbeitsplatzpotential fokussiert. Im Einzelnen sind das Automobil/Mobilität, Maschinenbau/Automatisierung, Gesundheit/Medizintechnik, Logistik/Dienstleistungen und Energie/Umwelt.

Der edaWorkshop ist die zentrale Plattform zur Präsentation und zum Austausch der Lösungsansätze und Ergebnisse aus den Ekompas-Projekten. Dazu werden Projekte eingeladen, ihre Ergebnisse in Vorträgen und Postern vorzustellen. Dabei soll der Anwendungsbezug zu

den gesellschaftlich relevanten Themenbereichen (s. IKT 2020) im Mittelpunkt stehen.

Gleichzeitig ist der edaWorkshop ein wissenschaftlicher Workshop, auf dem auch andere Forschungsergebnisse dargestellt werden können und sollen. Durch diese einzigartige Kombination ergeben sich vielseitige Chancen zum Dialog sowie zur Vorbereitung einer industriellen Verwertung von Forschungsergebnissen.

Der edaWorkshop wird vom edacentrum zusammen mit dem BMBF, der DLR und der GI/GMM/ITG-Kooperationsgemeinschaft „Rechnergestützter Schaltungs- und Systementwurf“ organisiert.



Bundesministerium
für Bildung
und Forschung



ITG



GMM

Tagungsleitung & Programmkomitee

Programmkomitee

Vorsitz:

■ N. **Wehn**, Technische Universität Kaiserslautern

Tagungsleitung

■ E. **Barke**, Universität Hannover, edacentrum

■ W. **Rosenstiel**, Universität Tübingen, edacentrum

- W. **Anheier**, Universität Bremen ■ H.-J. **Brand**, AMD Saxony LLC & Co. KG ■ O. **Bringmann**, Forschungszentrum Informatik (FZI)
- W. **Daehn**, Fachhochschule Magdeburg-Stendal ■ M. **Dietrich**, Fraunhofer Inst. f. Integrierte Schaltungen ■ R. **Drechsler**, Universität Bremen
- W. **Ecker**, Infineon Technologies AG ■ K. **Eckl**, Synopsys GmbH ■ R. **Ernst**, Technische Universität Braunschweig
- H. **Eveking**, Technische Universität Darmstadt ■ W. **Glauert**, Universität Erlangen-Nürnberg ■ H. **Gräb**, Technische Universität München
- K. **Hahn**, Universität Siegen ■ L. **Hedrich**, Universität Frankfurt ■ A. **Herkersdorf**, Technische Universität München
- S. **Huss**, Technische Universität Darmstadt ■ E. **Jentzsch**, Cadence Design Systems GmbH ■ J. **Koehl**, IBM Deutschland Entwicklung GmbH
- W. **Kunz**, Technische Universität Kaiserslautern ■ S. **Kern**, Atmel Germany GmbH ■ V. **Meyer zu Bexten**, Infineon Technologies AG
- W. **Nebel**, OFFIS - Institut für Informatik ■ R. **Pferdmenges**, Infineon Technologies AG ■ F. **Rößler**, Melexis GmbH
- I. **Rugen-Herzig**, Infineon Technologies AG ■ S. **Sattler**, Infineon Technologies AG ■ J. **Schlöffel**, NXP Semiconductors GmbH
- P. **van Staa**, Robert Bosch GmbH ■ R. **Wittmann**, Nokia GmbH

■ J. **Haase**, edacentrum

■ R. **Popp**, edacentrum ■ D. **Treytnar**, edacentrum ■ L. **Wenzel**, PT-DLR

■ P. **Federer**, GI ■ V. **Schanz**, ITG im VDE ■ R. **Schnabel**, VDE/VDI-GMM

Organisationskomitee

Norbert Wehn: „System-on-Chip Design-Herausforderungen und Lösungsansätze

Kurzbeschreibung:

Zunehmende Systemkomplexitäten, Time-to-Market sowie Zuverlässigkeitsprobleme, die durch die fortschreitende Skalierung der CMOS Technologien und die Einführung neuer Bauelementstrukturen verursacht werden, erfordern neue Ansätze in Entwurfsmethodik und Architekturen für den Entwurf von SoCs. Skalierbarkeit, Energieeffizienz, Flexibilität und Zuverlässigkeit sind hierbei entscheidende Entwurfparameter.

Architekturen werden in zunehmenden Maß auf parallelen, heterogenen Multiprozessorarchitekturen basieren, die neben klassischen RISC und DSP Cores vermehrt ASIPs und schwach pro-

grammierbare IP Cores enthalten, um den richtigen Flexibility/Cost Trade-Off zu ermöglichen. Ein noch engeres Zusammenspiel zwischen Anwendung, Architektur und Entwurfsmethodik ist unabdingbar, um zu effizienten Implementierungen zu kommen. So wird Algorithmen/Architektur Co-Design in Zukunft immer wichtiger werden. Technology-Aware Design und Run-Time Optimierungen sind weitere Aspekte, die deutlich an Wichtigkeit zunehmen werden, insbesondere unter dem Aspekt der Zuverlässigkeit und des Energieverbrauchs. In diesem Vortrag werden einige dieser Herausforderungen anhand eines ausgewählten Anwendungsgebietes diskutiert und quantitativ bewertet.

Zweifelsohne befindet sich die Mikroelektronik momentan in einem starken Umbruch, was direkte Auswirkungen auf die Ausbildung und Forschungen an den Universitäten hat. In diesem Vortrag sollen deshalb neben den technischen Aspekten auch Fragen bezüglich der zukünftigen Ausbildung und Forschung an den Universitäten angesprochen werden.

Curriculum Vitae:

Nach Studium der Datentechnik, Promotion und Habilitation an der TU Darmstadt war Norbert Wehn von 1991-1997 bei der Siemens AG beschäftigt, wo er u. a. die Produktentwicklung des Geschäftszweiges Standard Derivate leitete. Seit 1997 ist

er Professor und Inhaber des Lehrstuhls „Entwurf mikroelektronischer Systeme“ an der TU Kaiserslautern. Seine Forschungsschwerpunkte sind fortgeschrittene Entwurfsmethodiken und SoC-Architekturen. Er ist Vice-Chairman der European Design Automation Association, Sprecher des ITG/GMM/GI Fachausschusses „Rechnergestützter Schaltungs- und Systementwurf“, Mitglied des wissenschaftlichen Beirates der ITG, der GMM und der europäischen Akademie „Bad Neuenahr-Ahrweiler“. Er erhielt den IEEE Outstanding Contribution Award, ist IEEE Golden Core Member und DATE Fellow.



Volker Kiefer: “Memory Matters”

Abstract:

Memories are ubiquitous and found in a great variety of applications. The pervasive need for memories ranges from essential elements in our lives to gadgets and lifestyle products. The DRAM industry is caught in the hog cycles dictated by supply and demand of pure commodity products. However, the increasing number of different memory applications requires more specialized memory parts. These specialty DRAMs are less exposed to the brutal laws of the commodity market. Hence, all memory makers have realized that enlarging their product portfolio serves the customer and improves profit margins.

These applications drive density, form factor, speed, volatility, power consumption, quality and price of the chips in the product portfolio.

Traditionally process technology, lithography, product design and test have worked closely together to tackle the challenges of small feature size, electrical characteristics, manufacturability and yield. EDA is playing an important role in finding solutions for these challenges.

The increase in the product portfolio poses additional challenges to the memory developers. A technology node has to serve different target application requirements. Furthermore, many variants of one design featuring

different densities, form factors, speeds or power consumption need to be developed. At the same time the development efforts can not scale linearly with the increasing product portfolio.

This widening product portfolio can only be realized efficiently with an EDA methodology combining highly automated semiconductor flows with mixed signal methods within the constraint of cost efficient process technology. This means that EDA methodology becomes a differentiator for memory makers. In Europe and especially Germany we have the right mix of universities and IDM (Integrated Device Manufacturers) to lead this development and secure our position in the global industry.

Curriculum Vitae:

Volker Kiefer is Vice President for CAD and Software Development at Qimonda. His responsibilities include the Qimonda DRAM design flow, software development, resolution enhancement techniques and TCAD. After receiving his diploma in Computer Science in 1991 from Technical University Munich, he worked at Motorola in Germany and in the US, holding ASIC and CAD engineering positions. In 1997 he joined Siemens/Infineon in the DRAM Development Alliance in Burlington, VT. Since then he has led design and CAD teams in the US and Europe within Infineon's Memory Products business unit, which became Qimonda in 2006.



Themenspektrum zum edaWorkshop08

System-Level- und Hardware-Software-Design für eingebettete Systeme

- Spezifikation und Modell-basierter Entwurf
- Architektur-Synthese und -Optmierung
- Fortschrittliche Architekturen (ASIPs, SoCs, MPSoCs, NoC, SiPs und rekonfigurierbare Architekturen)
- Transaction-Level-Modellierung und Simulation
- Entwicklung und Optimierung Hardware-naher Software
- Analyse und Optimierung von Performanz und Leistungsverbrauch

- Entwurfsautomatisierung für Analog-Schaltungen
- Simulation und Verifikation
- HF-Schaltungen, Smart-Power-Schaltungen
- Modellgenerierung
- Parasitäre und Kopplungseffekte, Signalintegrität

Analog- und Mixed-Signal-Entwurf

- Simulationsbeschleunigung
- Formale Verifikation
- Timing-Analyse
- Low-Power-Design, -Analyse und -Optimierung
- Logik-Synthese und -Optimierung
- Rapid Prototyping

Entwurf und Verifikation

Test und Zuverlässigkeit

- Innovative Testmethoden
- Systemtest und industrieller Test
- Design for Reliability, Design for Testability und BIST
- Testgenerierung, Diagnose und Fehlermodellierung
- Statistisches, physikalisches und Defekt-basiertes Testen
- Test von regulären Strukturen

- Logik- und technologieabhängige Synthese für Deep-Submicron-Schaltungen
- Physikalischer Entwurf und Verifikation
- EMV und Packaging
- Design-Zentrierung und Ausbeuteoptimierung (DfM)
- Statistische Timing-Analyse und Variabilität

Herstellungsgerechter Entwurf

Teilnahmegebühren

Die Teilnahmegebühr zum edaWorkshop beinhaltet Tagungsunterlagen, Pausengetränke, Mittagessen, Abendveranstaltung sowie ein Exemplar des edaTrend DATE08. Sie kann per Rechnung oder per Kreditkartenzahlung beglichen werden. Die Preise verstehen sich zzgl. MwSt.

Anmeldung edaWorkshop08	bis 20.04.2008	ab 21.04.2008
Reguläre Teilnehmer	EUR 430	EUR 480
Ekompas-Projektpartner oder Mitglieder im edacentrum e.V.	EUR 330	EUR 380
Hochschulangehörige	EUR 320	EUR 370
Hochschulangehörige Mitglieder im edacentrum e.V.	EUR 220	EUR 270

Anmeldungen können online, per Fax oder Post erfolgen.
Anmeldeschluss ist der 28.04.2008.

Ein Anmeldebogen ist diesem Programmheft beigelegt bzw. auf www.edacentrum.de/edaworkshop erhältlich.
Die Online-Anmeldung erfolgt über folgende Webseite: www.edacentrum.de/edaworkshop/anmeldung

Eine kostenlose, schriftliche Stornierung ist bis zum 20.04.2008 möglich. Bei Stornierungen bis einschließlich 28.04.2008 berechnen wir 50% der Teilnahmegebühr. Später sind keine Erstattungen mehr möglich.
Die Teilnahme einer Ersatzperson ist jederzeit möglich.

Kontakt

edacentrum
Schneiderberg 32
30167 Hannover

fon 0511 / 762-19699
fax 0511 / 762-19695

info@edacentrum.de
www.edacentrum.de

Für die aus gestiegenen Kosten resultierende Erhöhung der edaWorkshop-Teilnahmegebühren bieten wir einen Ausgleich: Jeder edaWorkshop-Teilnehmer erhält ein kostenfreies Exemplar des „edaTrend DATE08“-Berichts, der Ende April erscheint.

Mehr dazu unter
www.edacentrum.de/edaTrend.

6. Kooperationsmarkt



Unter dem bekannten Motto „Ideen suchen Abnehmer – Markt sucht Innovationen“ wird der innerhalb des Ekompas-Workshops eingeführte Kooperationsmarkt auch im Rahmen des edaWorkshop fortgesetzt.

Sie haben dort die Möglichkeit, sich in einer Ausstellung über Konzepte, Ideen und (Forschungs-) Kompetenzen der ausstellenden Forschungseinrichtungen und Start-up-Unternehmen zu informieren und potentielle Kooperationspartner kennen zu lernen. Das edacen-

trum unterstützt damit aktiv die Bildung neuer Projektkonsortien.

In den vergangenen Jahren stellten sich über 20 Hochschulen und Unternehmen vor. Aufgrund der dabei gewonnenen positiven Resonanz bei Ausstellern und Teilnehmern wurde der Kooperationsmarkt ausgeweitet:

Der Kooperationsmarkt findet in den Räumen der Posterausstellung des edaWorkshop statt. Die Posterausstellung und der Kooperationsmarkt sind an beiden Tagen zugänglich.

In einem kurzen gemeinsamen Auftritt im Rahmen des Vortragsprogramms werden alle sich präsentierenden Einrichtungen

und deren Vertreter dem Auditorium des edaWorkshop vorgestellt.

Die Teilnehmer des Kooperationsmarktes sind außerdem mit ihrem Profil in dem jährlich erscheinenden Programm enthalten, der während der

Veranstaltung und im Anschluss zusammen mit dem newsletter edacentrum erhältlich ist.

Weitere Informationen zum Kooperationsmarkt finden Sie unter <http://www.edacentrum.de/kooperationsmarkt>.

Posterausstellung mit Demonstratoren

Während der Posterausstellung haben Sie die Gelegenheit, sich die als Poster akzeptierten Beiträge erläutern zu lassen. Darüber hinaus können Sie sich ausgiebig über die technischen Entwicklungen aller aktuellen Ekompas-Projekte informieren. Neben Postern sind dort auch Demonstrationen zu finden.

Außerdem werden Ergebnisse von Projektpartnern präsentiert, die bereits Prototypen in der Anwendung haben.

Überzeugen Sie sich in der Ausstellung von der Qualität der Arbeiten der verschiedenen Forschungsprojekte und Einrichtungen!

Posterbeiträge

Das Programmkomitee des edaWorkshop die folgenden fünf Beiträge zur Präsentation im Rahmen der Posterausstellung ausgewählt, die genau wie Vortragsbeiträge im Tagungsband enthalten sind.

Titel des Beitrages	Autoren
Fault Diagnosis in Logic Circuits Exploiting Regularity	Heinrich Theodor Vierhaus (BTU Cottbus)
Closing the Gap in the Analysis and Visualization of Simulation Data for Automotive Video Applications	Christian Kerstan (Bosch), Nico Bannow (Bosch), Wolfgang Rosenstiel (Uni Tübingen)
NoCs with Combined Low and High Priority Wormhole Packet Delivery Service	Faizal A. Samman (TU Darmstadt), Thomas Hollstein (TU Darmstadt), Manfred Glesner (TU Darmstadt)
TIGUAN: Thread-parallel Integrated Test Pattern Generator Utilizing Satisfiability Analysis	Alejandro Czutro (Uni Freiburg), Iliia Polian (Uni Freiburg), Matthew Lewis (Uni Freiburg), Piet Engelke (Uni Freiburg), Sudhakar Reddy (Uni Iowa), Bernd Becker (Uni Freiburg)
Modellbasierte Plattformkomposition und Generierung virtueller Prototypen für vernetzte integrierte Systeme	Jochen Zimmermann (FZI), Oliver Bringmann (FZI), Ulrich Nageldinger (Infineon), Joachim Gerlach (Bosch), Florian Schäfer (Cadence), Wolfgang Rosenstiel (Uni Tübingen)

Tagungsort



Hannover, Landeshauptstadt Niedersachsens, ist die Stadt im Grünen mit königlicher Geschichte und Veranstaltungsort der beiden größten Messen der Welt.

Mit dem Flughafen Hannover und direkten Bahn- und Autobahnbindungen ist Hannover im Zentrum Europas ideal erreichbar. Die Königlichen Gärten Herrenhausen, kulturelle Sehenswürdigkeiten und einmalige Events verwandeln Hannover darüber hinaus zu einem ganzjährigen touristischen Juwel.

Informationen: www.hannover.de

Für alle, die inmitten großstädtischen Trubels Ruhe und Erholung

suchen, hält Hannover eine echte Attraktion bereit: Den Maschsee, ein 78 Hektar großes, künstlich angelegtes Binnengewässer.

Das Courtyard by Marriott Hotel am Nordufer des Maschsees liegt etwa 1,3 Kilometer vom Stadtzentrum entfernt. Diese Lage ist nicht nur sehr verkehrsgünstig, sondern auch eingebettet in die Parklandschaft zwischen dem wilhelminischen „Neuen Rathaus“, dem Maschsee, dem Sprengel-Museum und der AWD-Arena.



Courtyard by Marriott Hotel Hannover Maschsee Arthur-Menge-Ufer 3 30169 Hannover Fon 0511 366 00 -0 Fax 0511 366 00 -555 www.marriott.de/hotels/travel/HAJCY

Im Courtyard by Marriott Hotel können Sie unter dem Stichwort „edaWorkshop“ zu den genannten Preisen bis zum 7. April 2008 buchen.

Hotelunterkunft am Tagungsort

Courtyard by Marriott Hotel	Einzelzimmer	114,- Euro	inkl. Frühstück	Fon 0511 366 00 - 0
	Doppelzimmer	129,- Euro	inkl. Frühstück	

Alternativen

Lühmanns Hotel am Rathaus	www.hotelamrathaus.de	Fon 0511 32 62 6 - 8
Hotel Mercure Hannover City	www.mercure.com - Hotelcode: 1016	Fon 0511 800 80

Anreise

Mit dem Auto

Grundsätzlich führt die Beschilderung in Richtung „Maschsee“ oder „AWD-Arena“ zum Ziel.

Autobahn A7 (aus Richtung Berlin, Hamburg, Kassel): Abfahrt „Hannover Anderten“, auf B 65, Abfahrt „Maschsee /AWD-Arena“, rechts ab auf das Rudolf-von-Bennigsen-Ufer, links in das Arthur-Menge-Ufer, Hotel 100m links.

Autobahn A2 (aus Richtung Dortmund): Abfahrt „Hannover Herrenhausen“, auf B6, nach ca. 6 km Ampel, links Richtung Zentrum, dann immer geradeaus, vom Friedrichswall rechts in die Culemannstr., und rechts in das Arthur-Menge-Ufer, Hotel 100m links.

Mit der Bahn

Vom Hauptbahnhof entweder mit dem Taxi (ca. 10,- Euro) oder ca. 6 min Fußweg durch die Bahnhofstr. zur Bushaltestelle „Kröpcke“ gegenüber der Oper. Mit dem Bus Linie 100 (Richtung August-Holweg-Platz) an der 4. Haltestelle („AWD-Arena“, ca. 6 min) direkt am Hotel aussteigen. Weitere Informationen zum ÖPNV: www.efa.de.

Mit dem Flugzeug

Ab Flughafen mit dem Taxi (ca. 25,- Euro) oder S-Bahn Linie S5 zum Hauptbahnhof. Ab Hbf siehe „Mit der Bahn“.



	1. Sektion: Systementwurf
09:30	Begrüßung & Einleitung Wolfgang Rosenstiel (edacentrum)
09:40	Grußwort Helmut Bossy (BMBF)
10:05	VISION: Beherrschung des Entwurfs zukünftiger elektronischer Systeme für eine vernetzte Welt? Joachim Gerlach (Bosch)
10:35	Formale Modelleextraktion von SystemC-Entwürfen Christian Genz (Uni Bremen), Rolf Drechsler (Uni Bremen), Gerhard Angst (Concept Engineering), Lothar Linhard (Concept Engineering)
11:00	Kaffee- und Teepause
	2. Sektion: Analogwerkzeuge und -effekte
11:30	PARACHUTE etabliert IC- und Steuergeräte-Designmethodik für hohe elektromagnetische Zuverlässigkeit im Automobil Thomas Steinecke (Infineon)
12:00	Microcontroller Embedding of Support Vector Machines and its Application to Signal Processing for Smart Sensor Systems Holger Mielenz (Bosch), Alexander Graf (Bosch), Rolando Dölling (Bosch), Gerald Gerlach (TU Dresden), Wolfgang Rosenstiel (Uni Tübingen)
12:25	Ein hierarchisches Platzierungsverfahren für analoge Schaltungen Martin Strasser (TU München), Michael Eick (TU München), Helmut Gräß (TU München), Ulf Schlichtmann (TU München), Frank Johannes (TU München)
12:50	Mittagspause
	3. Sektion: Methodik, Werkzeuge und Entwurf für System-on-Chip
14:00	9 x EDA-Forschung – Aktuelle Ekompas-Projekte im Überblick Cordula Hansen (edacentrum)
14:30	Einladener Vortrag: "System-on-Chip Design-Herausforderungen und Lösungsansätze" Norbert Wehn (TU Kaiserslautern)
15:15	Vorstellung von Kooperationsmarkt und von angenommenen Posterbeiträgen Cordula Hansen, Ralf Popp (edacentrum)
15:45	Kaffee- und Teepause (30 Min.)
15:45 - 17:30	Posterausstellung & Kooperationsmarkt
	Abendveranstaltung
17:30	Besichtigung der AWD-Arena
19:00	Empfang im Gartensaal (Neues Rathaus)
19:30	Verleihung der EDA-Medaille 2008
19:45	Abendessen
23:00	Ende erster Tag

	4. Sektion: Entwurf und Verifikation
09:00	Einladener Vortrag: "Memory Matters" Volker Kiefer (Qimonda)
09:45	Fast and Accurate Software Performance Estimation during High-Level Embedded System Design Zhonglei Wang (TU München), Antonio Sanchez (TU München), Andreas Herkersdorf (TU München), Walter Stechele (TU München)
10:10	Verifizierung von Algorithmen in der Nachrichtentechnik in Echtzeit Martin Drischler (IAF)
10:35	Kaffee- und Teepause (30 Min.)
10:35 - 12:30	Posterausstellung & Kooperationsmarkt
12:30	Mittagspause
	5. Sektion: Herstellungsgerechter Entwurf & Entwurfsproduktivität
14:00	PRODUKTIV+: How to improve what you can measure – Analyse & Optimierung von IC-Designaufgaben Jana Blaschke (Bosch)
14:30	Sind unsere Systeme robust genug? – EDA auf dem Weg zum URANOS Hans-Jürgen Brand (AMD)
15:00	Genauere Laufzeitanalyse digitaler Schaltungen durch Berücksichtigung statistischer Schwankungen der Signalformen Manuel Schmidt (TU München), Harald Kinzelbach (Infineon), Ulf Schlichtmann (TU München)
15:25	Schlusswort Erich Barke (edacentrum)
15:35	Ende edaWorkshop

Programm

Ralf Popp
fon 0511 / 762-19697
popp@edacentrum.de

Kontakt

edacentrum
Schneiderberg 32
30167 Hannover

fon 0511 / 762-19699
fax 0511 / 762-19695

info@edacentrum.de
www.edacentrum.de

Organisation

Maren Sperber
fon 0511 / 762-19699
sperber@edacentrum.de

Technik

Dieter Treytnar
fon 0511 / 762-19687
treytnar@edacentrum.de