San Diego, 7.-11. Juni 2004
von Ralf Popp und Martin Radetzki
DAC-Trendbericht 2004 als pdf Datei (236 KB) [1]
Einführung
Der vorliegende Bericht stellt Themen und Trends vor, die bei der diesjährigen Design Automation Conference (DAC) in San Diego von Bedeutung waren. Aufgrund des gigantischen Angebotes, das die DAC bietet, kann er nicht allumfassend sein. Er orientiert sich im Wesentlichen an Plenarveranstaltungen wie den Leitvorträgen und Podiumsdiskussionen, aber auch an verschiedenen aktuellen Online-Veröffentlichungen und natürlich an Eindrücken und Gesprächen vor Ort.
Der vorliegende Text enthält außerdem keinerlei Vorstellung oder Bewertung von neu vorgestellter Software. Allerdings gibt es mit dem Tools-Service unter www.dacafe.com [2] eine beachtenswerte Möglichkeit, Tool- und Herstellerrecherchen via Internet durchzuführen. Zusätzliche Informationen zu Tools sind in dem jährlich erscheinenden DAC-Report von John Cooley, dem Moderator der E-Mail-Synopsys-User’s-Group (ESNUG) zu finden (Informationen dazu unter www.deepchip.com [3]). Darin enthalten sind insbesondere interessante Tool-Einschätzungen von Designern.
Während im ersten Abschnitt dieses Berichtes Informationen allgemeiner Art zur DAC zu finden sind, wird im zweiten Abschnitt das technische Programm bzw. im Wesentlichen seine Plenarveranstaltungen besprochen. Der dritte Abschnitt befasst sich mit den Podiumsdiskussionen des in die Ausstellung integrierten „DAC-Pavillon“, während im vierten Abschnitt von drei weiteren im Umfeld der DAC abgehaltenen Veranstaltungen berichtet wird. Der fünfte und letzte Abschnitt behandelt schließlich einige Themen und Trends, die auffällig waren, aber bei den veranstaltungsorientierten Berichten etwas zu kurz kamen.
| 1 | Allgemeines zur DAC |
| 2 | Technisches Programm |
| 2.1 | Keynote 1: „GigaScale Integration for Teraops Performance – Challenges, Opportunities, and New Frontiers” Patrick P. Gelsinger, Senior VP und CTO von Intel Corp. |
| 2.2 | Keynote 2: „EDA Industry Growth – Are There Enough New Problems to Solve?” Walden C. Rhines, Chairman EDA Consortium und CEO von Mentor Graphics Corp. |
| 2.3 | Panel: “CEO PANEL: EDA: This is Serious Business”, (Session 1), |
| 2.4 | Panel: “When IC Yield Missed the Target, Who is at Fault?”, (Session 7), |
| 2.5 | Panel: “Verification, What Works and What Doesn't”, (Session 17), |
| 2.6 | Panel: “System-Level Design: Six Success Stories in Search of an Industry”, (Session 22) |
| 2.7 | Panel: “Were the Good Old Days all that Good? EDA Then and Now”, (Session 37) 19 |
| 2.8 | Panel: “Will Moore's Law Rule in the Land of Analog?”, (Session37) |
| 2.9 | Panel: “Is Statistical Timing Statistically Significant?”, (Session42) |
| 2.10 | Business Session: “Business Models in IP, Software Licensing, and Services”, (Session150) |
| 3 | Sessions auf dem DAC Pavillon |
| 3.1 | Pavillon: „EDA Business Forecast“ |
| 3.2 | Pavillon: „Wall Street Review of EDA: 2004 Update” |
| 3.3 | Pavillon: „EDA Mergers and Acquisitions: Glory or Death?” |
| 3.4 | Pavillon: „Export Controls in the Age of Globalization” |
| 3.5 | Pavillon: „The Semiconductor IP Business in 2004” |
| 3.6 | Pavillon: „User Forums or Useless Forums?“ |
| 3.7 | Pavillon: „Ask the CTOs: Everything You Ever Wanted to Know, But Were Afraid to Ask” |
| 3.8 | Pavillon: „EDA Software Quality“ |
| 3.9 | Pavillon: „IP Quality: State-of-the-Art Technical Approaches and Their Business Impacts” |
| 4 | Weitere Veranstaltungen |
| 4.1 | „Briefing“ von Gartner Dataquest zur DAC |
| 4.2 | EDA Business Forum |
| 4.3 | EETimes-Panel zum Thema „Power“ |
| 5 | Fokusthemen |
| 5.1 | „Electronic System Level”-Design (ESL-Design) |
| 5.2 | „Design for …“ |
| 5.3 | Plattformbasiertes Design |
| 5.4 | Standardisierung |
| 5.4.1 | OpenAccess |
| 5.4.2 | Accellera / SystemVerilog |
| 5.4.3 | SystemC |
| 5.5 | Intellectual Property (IP) |
| 5.5.1 | VSIA |
| 5.5.2 | SPIRIT Konsortium |
| 5.6 | Analog-Design |
| 6 | Zusammenfassung |
