Eindrücke von der 42. Design Automation Conference

DruckversionPer E-Mail sendenPDF-Version

Anaheim, 13.-17. Juni 2005

von Dieter Treytnar und Ralf Popp

Eindrücke von der 42. Design Automation Conference

DAC-Trendbericht 2005 als pdf Datei (254 KB)

Einführung

Der vorliegende Bericht stellt Themen und Trends vor, die bei der diesjährigen Design Automation Conference (DAC) in Anaheim bei Los Angeles von Bedeutung waren. Aufgrund des gigantischen Angebotes, das die DAC bietet, kann er nicht allumfassend sein. Er orientiert sich im Wesentlichen an Plenarveranstaltungen wie den Leitvorträgen und Podiumsdiskussionen, aber auch an verschiedenen aktuellen Online-Veröffentlichungen und natürlich an Eindrücken und Gesprächen vor Ort.

Der vorliegende Text enthält keinerlei Vorstellung oder Bewertung von neu vorgestellter Software. Allerdings gibt es mit dem Tools-Service unter www.dacafe.com eine beachtenswerte Möglichkeit, Tool- und Herstellerrecherchen via Internet durchzuführen. Zusätzliche Informationen zu Tools sind in dem jährlich erscheinenden DAC-Report von John Cooley, dem Moderator der E-Mail-Synopsys-User’s-Group (ESNUG) zu finden (Informationen dazu unter www.deepchip.com). Darin enthalten sind insbesondere interessante Tool-Einschätzungen von Designern.

Während im ersten Abschnitt dieses Berichtes Informationen allgemeiner Art zur DAC zu finden sind, werden im zweiten Abschnitt das technische Programm bzw. im Wesentlichen seine Plenarveranstaltungen besprochen. Der dritte Abschnitt befasst sich mit den Podiumsdiskussionen des in die Ausstellung integrierten „DAC-Pavillon„, während im vierten Abschnitt von einigen weiteren, im Umfeld der DAC abgehaltenen, Veranstaltungen berichtet wird. Die Abschnitte 5 und 6 schließlich, geben Hinweise zu dem vom Programmkomitee gesteckten Fokus der DAC, sowie Statements von Ausstellern. Abschnitt 7 zieht ein zusammenfassendes Fazit.

1 Allgemeines zur DAC
2 Technisches Programm
2.1 Keynote 1: „ How Does One Define "Technology" Now That Classical Scaling Is Dead (and Has Been for Years)?” Bernard S. Meyerson, Chief Technologist und VP von IBM.
2.2 Keynote 2: „Innovation in the EDA Business Need Not Be an Oxymoron” Ronald A. Rohrer, Corporate VP, R&D von Cadence Design Systems
2.3 Panel: „CEO PANEL: Differentiate and Deliver: Leveraging Your Design and Manufacturing Partners from Product Concept to Production”, (Session 1), geleitet von Jay Vleeschhouwer - Merrill Lynch, New York
2.4 Panel: „ESL: Tales from the Trenches”, (Session 6), geleitet von David Maliniak, Electronic Design, Paramus, NJ
2.5 Panel: „DFM Rules!”, (Session 11)
2.6 Panel: „Wireless Platforms: GOPS for Cents and MilliWatts”, (Session 22)
2.7 Panel: „Is Methodology the Highway Out of Verification Hell?”, (Session 31)
2.8 Panel: „Should Our Power Approach Be Current?”, (Session 37)
2.9 Panel: „Platform ASIC Apprentices: Who Will Survive Your Boardroom?”, (Session 52)
2.10 Special Session: „The Titanic: What Went Wrong”, (Session 21)
3 Sessions im DAC Pavillon
3.1 Pavillon: „EDA: Why Invest?”
3.2 Pavillon: „Ask the CTO: Everything You Wanted to Know but Were Afraid to Ask”
3.3 Pavillon: „EDA Serial Acquirees: You Can Run, but You Can't Hide”
3.4 Pavillon: „IP Interoperability - Making the Pieces Fit”
3.5 Pavillon: „Verification Success: Users' Secret Sauce”
3.6 Pavillon: „The Business of Standards”
4 Weitere Veranstaltungen
4.1 „Briefing” von Gartner Dataquest zur DAC
4.1.1 Daya Nadamuni und Gary Smith über Electronic System Level Design (ESL-Design)
4.1.2 Bryan Lewis über den ASIC- und FPGA-Markt
4.1.3 Christian Heidarson über den Intellectual Property- (IP-) Markt
4.2 Denali Panel: „IP Verification, Secrets to Silicon Success”
4.3 Accellera Breakfast and Panel Discussion: Design and Verification - Bridging the Chasm
4.4 „Silicon Design Chain Initiative”-Breakfast
4.5 3rd Annual Hacks & Flacks Roundtable at DAC Emerging Companies: What Do You Communicate, to Whom, & When?
5 Fokusthemen
6 Exhibition Report
7 Zusammenfassung