



ANASTASIA+ Methoden für den automatisierten Entwurf von Systemen im Mixed-Signal-Bereich

Eine konsequent fortschreitende Integrationsdichte ermöglicht es, komplette Systeme in einem einzigen IC zu integrieren. Dadurch steigt die Anzahl der Systeme auf einem Chip, die analoge und Mixed-Signal-Funktionalität zusammen mit digitalen Blöcken integriert haben. Für die nächsten Jahre wird gerade in diesem Bereich ein besonders hoher Zuwachs von Anwendungen im Consumer-, Automobil- und Kommunikationsbereich erwartet. Die neuen Halbleiterprozesse werden es in Zukunft erlauben, rein digitale mit analogen HF-Funktionen auf einem Chip zu integrieren und somit das Potential für SoCs (Systems on Chip) drastisch zu steigern. Laut SIA wird in den nächsten 5 Jahren der Anteil von integrierten Systemen mit Analoganteil auf einem Chip auf 70% ansteigen.

Um die neuen Technologien und Möglichkeiten effektiv nutzen zu können, ist es dringend erforderlich, die Entwurfsautomatisierung voranzutreiben. Der Zeitaufwand für das Design analoger und Mixed-Signal-(A/MS)-Schaltungsblöcke liegt derzeit immer noch im Bereich mehrerer Monate und damit deutlich höher als für entsprechende Digitalfunktionen. Das liegt zum einen an einer unzureichenden Analogdesignmethodik, aber auch an den durch die neuen Technologien immer dominanter werdenden parasitären Effekten und komplexeren funktionalen, z.T. interagierenden Abhängigkeiten der Bauelemente voneinander. Es muss eine wesentliche Verkürzung der Entwurfszeiten erreicht werden, um den Marktanforderungen gerecht zu werden. Gleichzeitig sind Anstrengungen im Bereich der Systemspezifikation und -verifikation erforderlich, die einen Beitrag zur Verhinderung von Redesignzyklen liefern.

In System- und Halbleiterhäusern ist eine erhebliche Menge an Analog-IP vorhanden, welches in seiner jeweiligen Form und mit den bisher verfügbaren Designwerkzeugen nicht effizient wiederverwendet werden kann. Gründe dafür sind u.a. neue Prozesse, eine geänderte Spezifikation oder der Weggang eines Entwicklers. In den letzten Jahren sind gute Grundlagen für neue Designmethoden erarbeitet worden, die als Basis für eine verstärkte Wiederverwendung von Analog-IP dienen können.

Das im Rahmen des BMBF-Förderschwerpunkts Ekompas angesiedelte Projekt ANASTASIA+ greift genau die genannten Herausforderungen auf: Ziel des Projekts ist es, durchgängige Top-Down- Entwurfsmethoden für integrierte A/MS-Systeme zu entwickeln und erhebliche Fortschritte im Bereich der Ent-

wurfsautomatisierung für A/MS-Systeme sowie der Wiederverwendung von Schaltungsblöcken zu erreichen. Die Motivation für die geplanten Arbeiten ergibt sich aus der dringenden Notwendigkeit, die Lücke im industriellen Entwurfsablauf zwischen Systemspezifikation und -entwurf einerseits sowie dem Schaltungsentwurf auf Blockebene andererseits zu schließen. Zu diesem Zweck wird ein in allen Ebenen von der Systemspezifikation bis zum Layout durch Werkzeuge und Entwurfsmethoden unterstützter Ablauf benötigt, der mit den im digitalen Schaltungsentwurf verfügbaren EDA-Methoden vergleichbar ist.

Technische Projektinhalte

Um die globalen Ziele des Projekts zu erreichen, stehen folgende Themen im Mittelpunkt der Arbeiten:

Durchgängige Top-Down-Entwurfsmethodik von der Systemspezifikation bis zur Layout-Generierung; Methoden und Techniken zur automatisierten Erstellung parametrierbarer Verhaltensmodelle für typische Mixed-Signal-Schaltungsklassen; Durchgängige Mixed-Level/ Mixed-Domain-Simulationsmethodik für A/MS-Systeme, einschließlich analoger und digitaler Hardware sowie nicht-elektrischen Komponenten (z.B. Sensoren); Erhöhung des Automatisierungsgrads bei Verhaltensmodellgenerierung unter Einbeziehung parasitärer Effekte und Schaltungsdimensionierung; Reuse-freundliche Layout-Generierung; Web-basierte Bibliotheks-umgebung zur Unterstützung der Wiederverwendung von A/MS Blöcken; Erweiterung der HW/SW-Cosimulation auf analoge Komponenten, neue Simulationsalgorithmen für HF-Anwendungen.

Die Projektarbeit konzentriert sich hauptsächlich auf Anwendungen aus der Automobilelektronik und der drahtlosen Kommunikation. Letztere beinhalten in zunehmendem Maße HF-Komponenten, daher werden HF-spezifische Aspekte bei der Entwicklung von

Modellierungs-, Simulations- und Entwurfsmethoden für A/MS-Systeme besonders berücksichtigt.


Top-Down-Designprozess mit Bottom-Up-Verifikation

Ausgehend von den Systemanforderungen werden die Spezifikation und die Interfaces für die Blockebene verfeinert. Dabei müssen Informationen aus den unteren Ebenen verwendet werden (Bottom-Up), um ein sinnvolles Aufteilen der Blöcke in Unterblöcke zu

ermöglichen, so dass eine gute Ausgangsposition für die spätere technische Realisierbarkeit besteht. Der Entwurfsprozess ist dann abgeschlossen (Top-Down), wenn für alle Subblöcke eine Dimensionierung auf Transistorebene (bzw. ein Chip-Layout) vorliegt und

der Verifikationsprozess für die Blöcke und die Gesamtschaltung erfolgreich abgeschlossen ist.

Es werden Beschreibungsformen und Beschreibungssprachen benötigt, die nach Möglichkeit alle Abstraktions-ebenen vereinen und gemeinsam simulierbar machen (Mixed-Mode/Mixed-Level-Simulation). Hierzu hat es in den ersten beiden Projektjahren erhebliche Fortschritte gegeben. So konnte beispielsweise aufgezeigt werden, dass eine durch gängige Beschreibung über eine analoge Hardware-Beschreibungssprache (AHDL) möglich ist, wobei ein



Projektinformation

Förderkennzeichen

01 M 3050

Förderzeitraum

01.01.2000 bis 31.12.2002

Kontakt:

Irmtraud Rugen-Herzig

Infineon Technologies

CL DAT DF AMF

Balanstr. 73

81541 München

Irmtraud.Rugen-Herzig@infineon.com

Zusammensetzung des Projektkonsortiums:

Partner:

- » Analog Microelectronics GmbH
- » ATMEL Germany GmbH
- » Infineon Technologies AG
- » Fraunhofer-Institut für
Techno- und Wirtschaftsmathematik
- » Melexis GmbH
- » Robert Bosch GmbH
- » sci-worx GmbH

weitere Partner ab 2003:

- » Cadence Design Systems GmbH
- » MunEDA GmbH

Unterauftragnehmer:

- » FhG-IIS/EAS Dresden
- » Inst. f. Mikroelektr.- & Mechatronik- Systeme GmbH
- » Universität Dortmund
- » Universität Hannover
- » Universität Tübingen

wichtiges Ergebnis dazu die Entwicklung eines Konzepts für das Interfacing von Blöcken unterschiedlicher Beschreibungs- und Abstraktionsformen war. In dem jetzt geplanten Projektabschnitt gilt es, die geschaffenen technischen Voraussetzungen zu nutzen und eine Entwurfsmethodik zu erarbeiten, mit der sich schrittweise Blöcke verfeinern lassen. Um nach einem solchen Verfeinerungsschritt eine Verifikation auf der Systemebene zu ermöglichen, sind Methoden zur automatischen Verhaltensmodellierung vorteilhaft einzusetzen, da sie Schaltungseffekte (evtl. auch parasitäre) mit einer vom Anwender zu definierenden Genauigkeit extrahieren können. So können die einzelnen Systemkomponenten blockweise wieder abstrahiert, d.h. durch genauere Modelle ersetzt und in das Gesamtsystemmodell zurückgeschrieben (Backannotation) werden. Auch hier sind weitgehend alle technischen Voraussetzungen geschaffen, um die Entwicklung der systematischen Modellierungsmethodik voranzubringen. Das schließt die Erweiterung und Ergänzung der Algorithmen ein, die jetzt von praktischen Schaltungsbeispielen und Demonstratoren getrieben werden kann und soll.

Ein Thema, das sich als besonders bedeutungsvoll herauskristallisiert hat, ist „Design for Manufacturability“ (DfM), wohinter sich u.a. Themen wie automatische Schaltungsdimensionierung und Entwurfszentrierung verbergen. Das Bemerkenswerte dabei ist dass es bis vor kurzem keine speziell für den Analog- und Mixed-Signal-Entwurf zugeschnittenen, industriell einsetzbaren Werkzeuge gab. Der entscheidende Durchbruch, der im letzten Jahr durch das ANASTASIA+ -Projekt miterreicht wurde, war die Umsetzung von Verfahren zur Entwurfszentrierung und die Vorbereitung zu deren Einsatz im industriellen Designflow. Die damit zu schaffende neue Funktionalität geht weit über die bekannte und immer wieder eingesetzte Monte-Carlo-Analyse hinaus, die lediglich feststellen kann, ob eine Ausbeute gut oder schlecht ist. Sie liefert aber keine Hinweise, wie die Robustheit der Schaltung durch eine Änderung der Entwurfsparameter verbessert werden kann. Die neuen Verfahren und Werkzeug-

ge geben dem Entwickler Aussagen darüber, welches die kritischen Designparameter seines Entwurfs sind und wie sie zu dimensionieren sind, um eine optimale Ausbeute zu erzielen.

Ergebnisberichte von den beteiligten Firmen

Seit Beginn der Projektlaufzeit konnten für wesentliche Herausforderungen erfolgreiche Lösungswege aufgezeigt und teilweise schon realisiert werden. So konnte die Simulationszeit durch den Einsatz von Verhaltensmodellen um Faktor 450 für PLL-Schaltungen verkürzt werden. Die Entwicklungszeit für I/O-Bibliotheken wird durch den Einsatz von Reuse-Verfahren im Layoutbereich um einen Faktor >4 verkürzt. Durch den Einsatz der symbolischen Schaltungsanalyse zur Fehleridentifikation konnten Designprobleme, an denen sich Entwickler schon Tage oder Wochen mit Handrechnungen und hunderten von Simulationsläufen versucht hatten, innerhalb von Stunden gelöst werden.

Atmel

Bei der Atmel Germany GmbH wurde eine VHDL/AMS-basierte Top-Down Entwurfsmethodik erarbeitet. Diese beruht auf der Abbildung der Spezifikation als HDL-Beschreibung auf hoher Abstraktionsebene. Durch sukzessive Verfeinerungen erfolgt der Übergang bis hin zur Transistorebene. Dabei entstehen weitere Modellbeschreibungen, die Mixed-Signal und Mixed-Level-Simulationen ermöglichen und damit erheblich zu Entwurfsgeschwindigkeit und -sicherheit beitragen. Anhand eines Automotive-Demonstrators konnte die Durchgängigkeit und Leistungsfähigkeit der Entwurfsstrategie nachgewiesen werden.

Bosch

Bei der Bosch GmbH wurde eine hoch performante Simulatorkopplung zwischen Saber und Matlab/Simulink entwickelt. Damit können z.B. Sensoren und die analoge Auswerteelektronik erstmals zusammen und mit der geforderten Genauigkeit simuliert werden. Neben einer Verkürzung der Entwurfszeit und einer deutlichen Verbesserung der Entwurfsqualität kann damit in vielen Fällen ein Redesign eingespart werden. Zur Erhöhung der Wiederverwendung von

Verhaltensmodellen wurde ein Werkzeug zur automatisierten Generierung der Modelldokumentation aus dem Quellcode und speziell markierten Kommentaren entwickelt.

Infineon

Infineon hat in Kooperation mit dem Fraunhofer ITWM die symbolische Analyse in den Infineon-Designflow aufgenommen und stellt den Schaltungsentwicklern nun das Werkzeug „Analog Insydes“ zur Verfügung. Zusammen mit den benötigten HDL-Modellen ist es nun möglich, eine ausführbare Spezifikation zu erstellen, die in der für den Analog/Mixed-Signal-Designer gewohnten Umgebung simuliert werden kann. So wurde anhand eines produktiven Beispiels (ADC-Pipe) ein Teil des Systemmodells durch eine Implementierung auf Transistorebene ausgetauscht. Bezogen auf die vollständige Transistorschaltung konnte das so erhaltene Mixed-Level-Modell fünfmal schneller simuliert werden.

Fraunhofer ITWM

Die am Fraunhofer ITWM innerhalb der Analog Insydes-Umgebung entwickelten Prototypverfahren auf dem Gebiet der automatisierten Verhaltensmodellgenerierung wurden u. a. hinsichtlich der Berücksichtigung von transientem Schaltungsverhalten fortgeführt. Die im Projekt erarbeiteten Methodiken und Verfahren werden nach Projektende in die kommerzielle Version von Analog Insydes integriert und so auch Nicht-Projektpartnern zugänglich gemacht.

Dem Projektkonsortium gehören führende System- und Halbleiterhäuser sowie Forschungsinstitute an.

Der Projektaufwand belief sich in der ersten Phase (1.12.2000 - 31.12.2002) auf 72 Personenjahre. Die zweite Phase ist für die Zeit vom 1.1.2003 - 31.12.2004 mit 88 Personenjahren geplant. ANASTASIA+ ist im europäischen Rahmen mit einer Laufzeit von 4 Jahren (2001 - 2004) in MEDEA+ eingebettet.

